基于微处理器的可测性设计

由于微处理器结构复杂，测试困难，作者在微处理器设计中插入内建自测试（BIST）电路，对指令译码部件的可编程逻辑阵列（PLA）电路和执行部件的控制只读存储器（CROM）电路进行测试。模拟结果表明，微处理器可分别在测试模式与正常工作模式下运行。在测试模式下，微处理器芯片中近40％的晶体管可用自检办法解法。     

数字IO电路板的嵌入式测试性设计方案

近年来,随着DSP、FPGA等大规模集成电路的发展,电子系统的性能也在大大提高,但同时给电子系统带来了新的测试和故障诊断问题;为了解决电路板快速诊断维修问题,嵌入式测试正以全新的概念成为板级电路测试的研究方向;文中从嵌入式测试的基本概念出发,介绍了嵌入式边界扫描、非侵入式测试等先进的板级嵌入式测试技术,并阐述了模拟嵌入式测试性设计的难点和基础电路原则,同时给出了基于FPGA的嵌入式测试控制器设计方案;然后,面向数字IO电路板,针对其关键功能电路展开嵌入式测试性设计,简要说明了测试程序的开发与下载;根据测试验证结果,嵌入式测试性设计可以增强测试自动化、提高测试效率,从而能够更好地降低产品整个寿命周期的测试维修成本。     

基于边界扫描的星载计算机可测性设计

叙述了可测性设计（Design For Test／Testability，DFT）的概念和常见方法，其中边界扫描技术是目前应用最为广泛的可测性设计方法。本文在对边界扫描技术的基本原理予以介绍后，结合星载计算机的特点设计了一种基于边界扫描的可扩展的层次化可测性设计结构，能够通过边界扫描进行芯片级、板级乃至系统级的测试。     

常见嵌入式微处理器调试技术综述

嵌入式微处理器通常是非常复杂的系统,因此在设计与实现中就需要能够提高调试质量的调试技术与方法来定位问题的根源,以减少软硬件调试时间和成本。从调试方式、调试原理、接口类型等方面分析了几款常见的嵌入式微处理器的硬件调试方法,并进行了总结与比较。     

边界扫描技术及其在PCB可测性设计中的应用

阐述了边界扫描技术的基本原理,从设计方法、优化策略及实现技术等方面,对基于边界扫描技术的PCB可测性设计进行了研究,并给出了具体的实现方法;以对某海军导弹通用测试系统中的数据采集电路板进行改进为例,实现了该电路板的可测性设计;经验证,该方法有效地缩短了数据采集电路板的开发周期,降低了其维修测试费用,因而将具有更为广泛的应用前景.     

浅谈数字电路的可测性设计

本文简述了可测性设计技术的重要性，可测性的概念以及可测性设计技术自产生至今的发展历程，并在文章的最后指出其未来的发展趋势。     

系统级的可测性设计

随着IC设计的不断发展，SoC由于其可重用性而被广泛应用，这使得可测性设计（DFT）也被提高到系统级的高度。从顶层模块考虑，必须对不同模块采用不同的测试策略，合理分配测试资源。该文通过实例，提供了一种可行的系统级DFT方案。     

SoC可测性技术研究

超深亚微米工艺和基于可复用嵌入式IP模块的系统级芯片(SoC)设计方法使测试面临新的挑战,需要研究开发新的测试方法和策略.介绍了可测性设计技术常用的几种方法,从芯核级综述了数字逻辑模块、模拟电路、内存、处理器、第三方IP核等的测试问题,并对SoC可测性设计策略进行了探讨,最后展望了SoC测试未来的发展方向.     

基于边界扫描的混合信号电路可测性结构设计

在深入研究IEEE1149.1及IEEE1149.4标准的基础上,设计并实现了符合标准的混合信号电路边界扫描可测性结构各组成部分,包括测试访问口控制器、数字边界扫描单元、模拟边界扫描单元、测试总线接口电路及测试寄存器;构建验证电路进行了测试验证。测试结果表明,所设计的混合信号电路可测性结构是可行的,并可以应用到混合信号电路中提高电路的可测试性。     

可自适应变频嵌入式微处理器核的设计

变频技术是一种非常实用的低功耗设计技术．本文设计了与MIPS32—4Kec指令兼容的嵌入式微处理器核SRISC—I，并内嵌锁相环（PLL）作为时钟发生电路，该微处理器核在软件控制下可自适应地改变工作频率．除正常的工作模式外，SRISC—I还支持空闲、体眠模式，可停止整个系统时钟及PLL的运行，有效地降低了功耗．仿真结果表明，在0．1SumCMOS工艺下，SRISCI最高频率达到250MHz，在PLL的控制下其工作频率可以以10MHz的步长改变．同时，给出了SRISC—I在不同频率下运行Dhrystone2．1程序的功耗，250MHz时为82．466m Watt，而在体眠模式下仅为28uWatt．     

基于嵌入式微处理器的VxWorks系统移植*

提出一种以嵌入式微处理器为核心,移植VxWorks操作系统的方法.通过对VxWorks输入/输出系统的分析以及中断处理和异常处理过程的研究,设计了相应的外围器件,成功实现了VxWorks操作系统的移植.     

一种32位异步嵌入式微处理器原型

异步集成电路设计技术很好地解决了深亚微米工艺条件下同步集成电路设计技术面临的问题。文中在对一系列关键技术进行研究的基础上,设计并实现了一款32位异步嵌入式微处理器原型。在基于宏单元异步集成电路设计流程的基础上,结合解同步技术,提出了异步嵌入式微处理器原型的设计流程。研究了如何实现异步嵌入式微处理器的精确异常、相关检测、同步异步接口和本地握手电路等。最后给出了原型的实现和初步的性能评测结果。     

一种32位异步嵌入式微处理器原型

异步集成电路设计技术很好地解决了深亚微米工艺条件下同步集成电路设计技术面临的问题.文中在对一系列关键技术进行研究的基础上,设计并实现了一款32位异步嵌入式微处理器原型.在基于宏单元异步集成电路设计流程的基础上,结合解同步技术,提出了异步嵌入式微处理器原型的设计流程.研究了如何实现异步嵌入式微处理器的精确异常、相关检测、同步异步接口和本地握手电路等.最后给出了原型的实现和初步的性能评测结果.     

基于可复用IP方法的32位嵌入式微处理器结构设计

介绍了一种基于可复用IP方法进行了32位嵌入式微处理器结构设计的方案。该结构中IP模块均自行设计，接口符合AMBA总线规范。仿真结果表明，设计达到预期的功能要求。     

基于嵌入式微处理器的ARINC429通信板卡的设计与实现

介绍了应用高性能32位嵌入式微处理器实现多通道ARINC429航空总线通信板卡的设计,为航空电子系统提供了高效可靠的通信平台.通信板卡在实际应用中取得了良好的使用效果,达到了预期的研制目的.     

An Embedded Microprocessor for Intelligent Control

The conventional approach for the implementation of the knowledge base of a planning agent, on an intelligent embedded system, is solely of software nature. It requires the existence of a compiler that transforms the initial declarative logic program, specifying the knowledge base, to its equivalent procedural one, to be programmed to the embedded systems microprocessor. This practice increases the complexity of the final implementation (the declarative to sequential transformation adds a great amount of software code for simulating the declarative execution) and reduces the overall systems performance (logic derivations require the use of a stack and a great number of jump instructions for their evaluation). The design of specialized hardware implementations, which are only capable of supporting logic programs, in an effort to resolve the aforementioned problems, introduces limitations in their use in applications where logic programs need to be intertwined with traditional procedural ones in a desired application. In this paper, we exploit HW/SW codesign methods to present a microprocessor, capable of supporting hybrid applications using both programming approaches. We take advantage of the close relationship between attribute grammar (AG) evaluation and knowledge engineering methods to present a programmable hardware parser that performs logic derivations and combine it with an extension of a conventional RISC microprocessor that performs the unification process to report the success or failure of logic derivations. The extended RISC microprocessor is still capable of executing conventional procedural programs, thus hybrid applications can be implemented. The presented implementation increases the performance of logic derivations for the control inference process (experimental analysis yields an approximate 1000% – 10 times increase in performance) and reduces the complexity of the final implemented code through the introduction of an extended C language called C-AG that simplifies the programming of hybrid procedural-declarative applications.     

嵌入式微处理器片上调试系统的设计和验证

为了尽可能保持芯片原有体系结构,综合基于软件监控和基于JTAG的2种方法,提出扩展嵌入式处理器片|=调试系统的完整解决方案.该系统包括PC端的开发环境IDE、命令转发与控制子系统Probe和支持JTAG标准的目标CPU等部分.通过软硬件协同设计和验证,确保系统划分正确,子系统协调工作,并缩短了调试系统的开发周期.     

边界扫描测试优化算法

分析全0(1)+01(10)并行序列算法、极大权值极小相异性算法、自适应完备诊断算法和遗传算法4种边界扫描测试生成算法,对比其各自的优缺点。通过DEMO板互连测试,对比测试时间和紧凑性指标,结果表明遗传算法是相对最优的算法,能生成具有抗征兆误判能力且紧凑性较好的测试矢量。     

嵌入式微处理器NCS的微程序设计

设计拥有我国自主版权微处理器对国防及民用有着重大意义。微程序设计技术是实现微处理器指令系统的重要技术,但是许多设计者却感到这项工作复杂、难于掌握。文章结合１６位嵌入式微处理器ＮＣＳ的微程序设计探讨了微指令格式的确定以及微程序的填写等技术,期望能对广大设计者的工作有所帮助。