利用常系数乘法器设计高效FIR滤波器

介绍了一种用常系数乘法器 (KCM )来设计FIR滤波器的方法。详细阐述了FIR滤波器的结构、设计过程及其用KCM设计方法的优越性     

FIR数字滤波器的一种快速算法

FIR数字滤波器本质上是一种线性卷积的运算,当数字滤波器的阶次N很大时,计算量很大,计算速度很慢,达不到系统对实时性的要求。文章介绍了一种数字信号处理算法,该算法将线性卷积运算转换成加法运算,利用加法运算进行求解,避免了数据堆积,加快了运算速度,从而使数字滤波器处理过程实时、快速。     

粒子群优化算法在FIR数字滤波器设计中的应用

本文针对有限脉冲响应(FIR)数字滤波器的设计实质上是一个多参数优化问题,提出了一种用粒子群优化算法(PSO)设计FIR数字滤波器的方法.首先将滤波器的设计问题转化为滤波器参数的优化问题,然后利用粒子群优化算法对整个参数空间进行高效并行搜索以获得参数的最优化.FIR数字低通、带通滤波器设计实例证明了该方法的有效性和优越性.     

FPGA实现FIR抽取滤波器的设计

采用基于分布式算法思想的方法来设计FIR滤波器,利用FDAtool设计系统参数,计算滤波器系数,同时为了要满足系统要求考虑系数的位数。根据FIR数字滤波器结构,对FIR数字滤波器的FPGA实现方法进行分析。     

最佳FIR数字Doppler滤波器组的设计

本文以 Delong 算法为基础,系统地阐述了可用于 MTD 系统中,能对地面雷达杂波进行最佳抑制的 FIR 数字 Doppler 滤波器组的设计方法与过程,并给出设计实例。     

数字FIR滤波器的MATLAB设计

介绍了数字滤波器的设计基础和利用窗函数设计FIR滤波器的方法。运用MATLAB语言实现了带阻和低通FIR滤波器的设计与仿真。     

高速率低功耗FIR数字滤波器实现

利用硬件描述语言在ASIC上对FIR数字滤波器进行了设计和综合。利用子项空间技术有效地减少了多常系数乘法中加法器的个数,并通过限制加法器深度来进一步降低高速率约束条件下的实现难度。综合结果表明,该方法可以有效降低硬件的实现面积,适用于高吞吐率低功耗的数字系统设计。     

FIR滤波器的设计

数字滤波器现正日益广泛地应用在通信、音响、图象等领域之中。数字滤波器有“无限冲激响应型(IIR型)”和“有限冲激响应型(FIR型)”之分。本文讲解FIR滤波器的设计问题,较全面地介绍了它的各种优化设计方法,如傅里叶级数展开法、窗函数法、Remez Exchange法、预滤波器-均衡器构成法、内插法等。文章以初、中级技术人员为对象,给出了设计步骤、设计实例和一部分设计程序。     

基于梳状滤波器的FIR数字滤波器设计

根据子滤波器抽头级联法,采用梳状滤波器作为子滤波器,设计了一种新型FIR数字滤波器.通过C语言编程的方法来选择子滤波器阶数,使原型滤波器的过渡带宽度最宽.采用经过变换的通带和阻带边界频率来进行原型滤波器的设计,使得原型滤波器的阶数比传统实现方法低很多.采用该方法实现的FIR滤波器乘法器个数比传统方法少很多,硬件实现更为简单,大幅减小了硬件开销.该方法已成功用于回声消除和噪声抑制芯片,FIR滤波器的面积约为传统方法的50%,用180 nm 3.3 V/1.8 V 6层金属混合信号CMOS工艺流片,结果表明,对于过渡带较窄的滤波器,该方法非常有效.     

分布式算法在FIR数字滤波器实现中的应用

文章提出了一种利用FPGA实现FIR数字滤波器的设计方案,在设计过程中应用了分布式算法(DA).FPGA有着规整的内部逻辑阵列和丰富的连线资源,特别适合于数字信号处理任务.分布式算法(DA)是一项重要的FPGA技术,它使得在FPGA中实现FIR滤波器的关键运算--乘加运算,转化为了查找表,大大提高了FIR滤波器的速度.文中给出了VHDL语言编写的程序和仿真波形.     

一种高速FIR滤波器的设计及实现

本文提出了在ASIC中实现高速滤波器的一种新型结构，这种结构是使用流水线技术，通过对高速乘法器的合理分割并组合Wallace加法树阵列构成，采用这种结构可以实现任何阶数的高速FIR滤波器。文章最后对所设计的滤波器的各个部分进行了时延分析，并与传统结构实现的滤波器进行了性能比较。     

四通道数字下变频器ASIC设计

数字下变频(DDC)是将中频信号数字下变频至零中频且使信号速率下降至适合通用DSP器件处理速率的技术,广泛应用于通信和雷达的数字化接收机中。本文介绍了自主设计的四通道多抽取率数字下变频器ASIC设计,此芯片输入四通道的串行AD采样数据,输出四路经过DDC处理的正交信号。仿真验证了芯片前端设计的正确性。     

并行分布式算法FIR滤波器的FPGA实现

分布式算法(DA)是FPGA中实现FIR滤波器的重要手段。采用基本DA算法实现较高阶数的FIR滤波器时,占用的硬件资源较高,且随着变量的位数增加,其串行运算的特点也使其运行速度不高。为此,运用并行式的分布算法,将原LUT分解为若干较小LUT,并使参加运算的各变量各位组合同时送达查找表。QUARTUSⅡ仿真结果表明,滤波效果良好,资源消耗减少,运行速度显著提高。     

基于MATLAB的FIR数字滤波器的设计

在满足幅度特性的要求下,FIR系统可以保证严格的线性相位特性,合理设计滤波器各参数以逼近理想滤波器,从而满足设计性能指标。反之,在某种准则下设计滤波器各参数,可获取最优结果。这里借助MATLAB软件工具箱,采用三种不同的方法设计FIR数字滤波器,并进行对比。     

Optimal Design of FIR Digital Filter Using Genetic Algorithm

１ＩｎｔｒｏｄｕｃｔｉｏｎＧｅｎｅｔｉｃａｌｇｏｒｉｔｈｍ（ＧＡ）ｆｏｕｎｄｂｙＪ．Ｈ．Ｈｏｌａｎｄ［１］ｉｓａｒｏｂｕｓｔａｎｄｅｆｉｃｉｅｎｔｏｐｔｉｍｉｚａｔｉｏｎｐｒｏｃｅｄｕｒｅｗｈｉｃｈｉｓｃａｐａｂｌｅｏｆｆｉｎｄｉｎｇｔｈｅｇｌｏｂａ...     

基于FPGA的高阶FIR滤波器设计

对于高阶FIR滤波器,由于运算量较大,采用软件等方式无法达到实时处理的要求。文中提出了采用FPGA实现快速卷积结构的高阶FIR滤波器,推导出将大点数FFT分解为二维FFT变换的公式。根据上述理论在采用Verilog HDL语言设计了基于一维转二维FFT的快速卷积结构高阶FIR滤波器。实验表明,该基于FPGA的高阶FIR滤波器具有精度高、速度快、资源消耗少、调试方便、易于集成等优点,并可达到工程实践的要求。     

一种用于基因预测的FIR数字滤波器

数字信号处理技术已经用于DNA(DeoxyriboNucleic Acid)序列中的基因分析与识别.本文利用数字滤波器对基因序列进行分析和预测,根据基因序列周期3bp(base pair),设计了一种具有窄带选通特性的FIR(Finite Impulse Response)数字滤波器,对基因序列进行滤波,与IIR(Infinite Impulse Response)数字滤波器计算的结果对比,获得了较好的仿真结果.     

采用分布式算法的高速FIR滤波器ASIC设计

对DA算法的FIR滤波器和传统乘加结构FIR滤波器的性能进行了比较,介绍了改进DA算法的原理;对分别采用FPGA和芯片实现的DA算法高速FIR滤波器的性能指标进行了比较;介绍了ASIC芯片设计时存储器的可测性设计方法,以及存储器对布局布线策略的影响。最后,给出了版图形式的设计结果及电路验证信号波形。     

一种设计对数FIR数字滤波器的方法

本文提出了一种设计具有等波纹对数幅度响应的线性相位ＦＩＲ数字滤波器的方法,该设计方法以多次交换算法为基础。在给定通带与阻带误差比、通带误差和阻带误差三种情况下讨论该设计方法。介绍几个低通对数ＦＩＲ滤波器的设计例子,来说明该设计方法的效率。