MSTP中DCC开销协处理器的设计与实现

采用现场可编程门阵列(FPGA),设计了一种对多业务传输平台(MSTP)中数据通信通道(DCC)开销进行协处理的电路,可以满足多光口网元网管通信的需要.电路一侧通过总线与微处理器相连,另一端与段开销处理器相连.开销数据采用面向字节的HDLC协议进行封装与传输,电路以全双工方式工作,工作速率可达576kb/s.处理单个DCC通道需占用约800个4输入查找表(LUT)和3k字节的内部SRAM.     

基于FPGA的SRAM测试电路的设计与实现

文中介绍了一个基于Altera DE2开发板的面向字节的(Word-Oriented)SRAM测试电路的设计与实现.其测试算法采用了分为字内和字间测试两部分的高故障覆盖率的March C-算法;设计的测试电路可由标准的JTAG接口进行控制.本文设计的测试电路可以测试独立的SRAM模块或者作为内建自测试(BIST)电路测试嵌入式SRAM模块.     

在个人计算机上运行的电路分析程序

电路分析程序ECA-2可以分析模拟电路的交流、直流和瞬态响应特性.该程序已在个人计算机上运行,采用的是MS-DOS操作系统,内存至少128K字节.该程序采用的是分析大型电路的稀疏矩阵方法.当采用128K字节内存时,程序一般能处理大于100个节点的电路;当采用512K字节内存时,一般能处理大于500个节点的电路.软件采用矢量流水线法(vector pipelining),     

一种基信元界面的并行ATM信元定界模型分析

本文介绍了一种缺乏字节边界条件下的并行ATM信元定界算法,并讨论了并行电路的实现中的最优参数确定。文中采用Markov模型分析了信赖度在正确字节边界和错误字节边界两种情形下的不同分布,并按照字节同步时间最小化的目标确定最优的电路参数并给出电路性能。     

千兆以太网中的字节对准

千兆以太网的数据传输采用串行方式，在接收端将进行串并转换，所以数据的字节对准的问题就随之而来。本文提出并设计了一种适合于千兆以太网的字节对准电路，来解决高速数据传输过程中的字节对准问题。     

VHDL实现PCM码解调程序模块设计

依据VHDL程序设计出针对现场可编程门阵列(FPGA)的脉冲编码调制(PCM)码解调电路.解调数据过程分为位同步、字节同步、帧同步和串并转换,并对相关程序模块进行仿真.通过调试硬件电路,验证了该PCM码解调系统所实现的功能.     

UHF RFID系统中并行CRC电路的设计

针对UHF RFID系统中的并行循环冗余校验电路进行了设计和详细的分析。首先对基于经典的线性反馈移位寄存器的串行CRC电路进行了介绍,然后在串行CRC电路的基础上采用迭代法推导出了8位并行CRC电路。UHF RFID系统中采用了CRC-16的校验方法,因此该文着重以CRC-16为例,用Verilog HDL硬件描述语言设计实现了8位并行CRC-16电路,利用ALTERA公司的仿真工具Modelsim对其进行了功能仿真,最后在Quartus II 11.0开发环境下烧录到FPGA芯片上进行了板级验证。结果符合设计的初衷:一次处理1个字节的数据,且满足UHF系统通信速率的要求。     

JESD204B协议中发送端同步电路设计与实现

作为JEDEC最新的AD/DA采样数据传输协议,JESD204B协议新增了对多通道串行传输的同步支持。为了确保多通道同步传输的准确性,发送端同步电路采用Verilog HDL设计并实现了协议规定的码群同步,初始通道对齐与的同步字节替换等功能。Modelsim仿真结果验证了发送端同步电路符合协议要求,Design Complier（0.18 μm工艺库）综合结果表明电路在数据传输阶段的处理频率达到255.03MHz,可应用于JESD204B高速串行接口电路设计中。     

接收器中并行数据与字节时钟同步的电路设计

在串并转换接收器中,并行数据在字节时钟的作用下并行输出.如何保证同一时刻输出的并行数据属于同一个字节,即并行数据与字节时钟的同步,是串并转换接受器中的一个关键问题.根据串并转换电路可以使用移位寄存结构,字节时钟可以在串行时钟的基础上使用计数器得到,而计数器又模可变的特点,设计了一种在数据的串并转换中进行并行数据与字节时钟同步的电路,经过理论分析与软件仿真,证明电路性能良好可行.     

一种光传送网中包重组电路的设计与实现

在光传送网交换中,为了解决将切割的离散数据流重新组成连续的数据流传输的问题,设计了一种包重组电路。采用自顶而下的设计方法实现数据重组过程,根据重组数据包请求完成包数据重组,解决了重组过程中剩余字节的问题。采用硬件描述语言实现该电路,同时进行了功能仿真和逻辑综合。仿真结果表明,该电路满足设计要求,能够实现数据包重组。     

高功率开关型脉冲YAG激光电源

叙述了由SG3525A型PWM控制的全桥功率场效应管变换器的主电路：通过这一创新，提高了电源的输出功率、运转精度（达到0.005)、可靠性和使用寿命。通过对启动电路的改进，使电源启动的成功率达到百分之百。介绍了对主电路参数的计算方法和具有独特优点的逻辑控制电路。     

基于互感模型的混合封装电力电子集成模块内 电磁干扰的研究

研究了大电流混合封装电力电子集成模块(IPEM)内功率电路对控制驱动电路的电磁干扰问题研究表明,功率电路的内部环流通过互感耦合的方式会对IPEM内部的控制和驱动电路产生重要影响,特别是环流的高频分量为了对环流的EMI进行评估,建立了IPEM的内部环流实验模型另外,一种简化的基于局部元等效电路(PEEC)原理的建模和计算方法被用于计算环流回路与控制和驱动回路之间的互感,实验证明结果是比较准确的.     

多体电源并联电路的潜通路分析

潜通路问题在航天装备型号研制试验中经常遇到,有些造成航天装备型号不能正常发射,甚至影响发射成败。潜通路分析及排除比较困难。本文介绍了一种由于多体电源关联,启动不同步形成潜通路,造成计算机上电复位不稳定,从而导致控制电路误动作,影响发射的故障及其分析方法。首先要找出可能造成故障的模式,然后对电路图进行认真分析,查找出设计...     

A Robust Power Gating Structure and Power Mode Transition Strategy for MTCMOS Design

The large magnitude of supply/ground bounces, which arise from power mode transitions in power gating structures, may cause spurious transitions in a circuit. This can result in wrong values being latched in the circuit registers. We propose a design methodology for limiting the maximum value of the supply/ground currents to a user-specified threshold level while minimizing the wake up (sleep to active mode transition) time. In addition to controlling the sudden discharge of the accumulated charge in the intermediate nodes of the circuit through the sleep transistors during the wake up transition, we can eliminate short circuit current and spurious switching activity during this time. This is, in turn, achieved by reducing the amount of charge that must be removed from the intermediate nodes of the circuit and by turning on different parts of the circuit in a way that causes a uniform distribution of current over the wake up time. Simulation results show that, compared to existing wakeup scheduling methods, the proposed techniques result in a 1-2 orders of magnitude improvement in the product of the maximum ground current and the wake up time     

基于电子技术的声光控制照明电路设计研究

声光控制照明电路的设计及应用,有效降低了小区、工厂等场所夜晚的照明用电.本文从声光控制照明电路设计的意义触发,研究基于电子技术的声光控制照明电路总方案设计理念及电路图,并对该电路图上各个结构进行了讲解,最后就全文作出总结.     

基于WM8741的音频解码器设计

介绍高性能音频数模转换器件WM8741的基本特性。设计一种基于WM8741及数字音频接收器件CS8416的音频解码电路,并给出CS8416与WM8741的接口设计。该解码器由数字音频接收、数模转换以及模拟信号调理等模块组成,最高支持字长为24位、频率为192 kHz的数字音频信号输入。     

基于查找表的CABAC常规解码器设计

提出了一个基于查找表的实现方法,使得归一化处理电路延迟最小,可与算术解码过程在一个时钟内完成.采用0.18 um工艺实现,系统频率可达120MHz,适用于CABAC实时解码电路中.     

基于EWB的数字钟设计与实现

Electronics Workbench(EWB)EDA软件是目前各种电路仿真软件中最理想的一种软件,该软件具有完整的混合模拟与数字信号模拟的功能。介绍了一种基于EWB软件设计电子钟的方法,系统由石英晶体振荡器、分频器、计数器、译码电路、LED显示电路、校时电路、整点报时电路组成。     

基于ISA总线多通道控制电路的设计

信号分配在测试系统中至关重要,文中依据某型导弹测试设备的要求设计了一基于ISA总线的多通道控制电路。该电路集成了16路光耦隔离输入电路和8路继电器输出电路,可在ISA总线的控制下完成数据信号、指令信号和电源信号的输入输出。实际应用结果表明,该多通道控制电路的信号分配传输频率可达6.5 MHz,完全达到设计要求;该电路按国家军用标准设计定型,在测试领域具有广阔的应用前景。     

高阻电子检流计的设计

在全面分析指针式检流计的基础上,设计制作了高阻电子检流计。采用恒流源式场效应管差分放大电路作为信号检测、放大电路,同时提高了输入阻抗,减小了检测电路对被测电路的影响,提高了测量的精度;利用LM393电压比较器及其外围电路共同组成了信号比较放大电路,电压比较器LM393的输出控制着发光二极管驱动电路的状态,从而控制着发光二极管的状态,使指示效果更加直观、明显。