基于FPGA的高速数据采集系统设计

为了在提高数据采集卡的速度的同时降低成本,设计了一种应用流水线存储技术的数据采集系统。该系统应用软件与硬件相结合的方式来控制实现,通过MAX1308模数转换器完成ADC的转化过程,采用多片Nandflash流水线数据存储模式对高速采集的数据进行存储。搭建硬件电路,并在FPGA内部通过编写VHDL语言实现了采集模块、控制与存储模块和Nandflash存储功能。调试结果表明,芯片的读写时序信号对应的位置准确无误,没有出现时序混乱,且采集速度能保持在10 Mb/s以上。系统实现了低成本、高速多路采集的设计要求。     

基于PCI总线的高速实时数据采集系统

本文介绍了一种基于PCI总线的高速实时数据采集系统的设计与实现方法．主要讨论了高速数据采集的存储与传输的硬件解决方案，以及该系统的控制逻辑的实现，最后给出了控制逻辑仿真波形。     

基于AVR和CPLD的高速数据采集系统

为了提高数据采集卡的速度,同时降低成本,设计一种并行数据采集系统,要求并行采集速度大于10 Mb/s.整个系统由AVR与CPLD控制实现,通过MAX1308完成模数转换,并设计搭建了其外围电路.采用12路数据存储模式存储高速采集的数据.实验依据存储要求搭建硬件电路并调试,示波器显示的波形结果8组脉冲序列完全对齐,没有出现时序混乱,同时并行处理过程中不相互影响,实现了低成本高速多路采集的设计要求.     

基于DSP的多元数据同步采集与存储系统的设计与实现

从硬件和软件两个角度出发,介绍基于DSP的多元数据同步采集与存储系统的组成、工作模式以及功能的测试。系统主要由上位机和数字采集与存储单元组成,其中数字采集与存储单元的硬件部分包括电源模块,值班电路模块,数据采集模块,数据存储模块,时钟同步模块。系统采用DSP作为中央处理芯片,利用经过同步后的秒脉冲作为触发信号,实现同步数据采集。以CF卡作为存储介质,实现数据自容式存储。软件部分实现自检、同步、数据采集存储功能。经过测试,系统工作稳定,功能正常,同步精度在100ns以内。     

基于C/S构架的高铁地震预警数据采集系统设计

针对高铁地震预警设计了一套基于C/S构架的六通道24 bit数据采集系统。系统硬件由控制板和可拆卸式多通道采集板组成。控制板由STM32F407单片机、SD存储卡和以太网接口组成,完成采集板控制,数据的读取、存储和传输功能;采集板由FPGA控制母版与6个独立的24 bit AD采集卡组成,完成六通道AD同步采样、数据打包和传输功能。服务器通过移植lwip,结合客户端Lab VIEW网络编程,完成了C/S构架软件系统设计,实现了数据远程参数设置和波形实时显示等功能。测试结果表明:采集系统通道一致性好,在200 sample/s采样率下每通道数据采集信噪比优于140dB。     

基于FPGA的水声信号采集与存储系统设计

为实现对水声信号的多通道同步采集并存储,提出了一种基于FPGA的多通道信号同步采集、高速大容量实时存储的系统设计方案,并完成系统的软硬件设计。该系统的硬件部分采用模块化设计,通过FPGA丰富的外围接口实现模块间的数据交互,软件部分采用VerilogHDL硬件描述语言进行编程,能够灵活的实现信号的采集及存储。实际应用表明,该设计具有功耗低,可高速实时存储,存储容量大,通用性强,易于扩展升级等特点。     

DH5932数据采集记录分析系统

DH5932数据采集记录分析系统由靖江东华测试技术开发公司研制生产,这是一种由数据采集记录仪、控制卡、采样软件及分析软件构成的高速、高精度、高性能的数据采集分析设备,只要一个动作就可完成测试数据的采样、存贮、显示和分析,其特点是:完整的硬件和软件环境,每台微机最多可控制64通道;任何一种主频在100MHz以上的微机都可支持该系统的工作;每通道独立高速A/D转换器和缓冲存贮器,提高了信息量和抗干扰能力,消除了采样速率和通道数的矛盾,内触发功能可以捕捉任何瞬变信号,并能重现触发     

电力系统高速数据采集系统设计

设计了一种基于DSP与AD7656的电力系统高速数据采集系统.分析了DSP与高速AD相结合的方案原理及其在电力系统高速数据采集系统的应用方法,介绍了硬件结构原理,给出硬件设计框图和软件流程图,并研制出电力系统高速数据采集系统.     

基于LabVIEW和ARM嵌入式数据采集与远程传输控制系统

针对模拟信号的实时采集和网络远程传输及控制等一系列问题,利用高级精简指令集机器、现场可编程门阵列和网络接口,设计了集数据采集、存储和网络远程传输控制为一体的综合系统,设计了系统的硬件电路以及相关软件,使系统能够完成实时数据采集和对采集数据的高速存储,网络远程传输控制、显示和频谱分析等功能;经实际应用后证明该系统数据吞吐量大,速度快且配置灵活,具有较强的实用性。     

基于FPGA的高速实时数据采集系统设计

设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能.系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储.这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度.系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能.     

高动态低信噪比下扩频信号捕获算法研究

分析了高动态对扩频信号捕获的影响因素,针对低信噪比、高动态的双重条件对捕获时间的严格要求,提出了一种基于二次捕获的高动态低信噪比下扩频信号快速捕获方法,能够缩短捕获时间,快速进行扩频伪码相位、载波多普勒频率以及载波多普勒频率变化率的捕获.     

基于SPI总线的多路数据采集系统的设计

文中采用高精度AD芯片AD7891与C8051F040单片机组成高速数据采集系统,通过SPI总线,将AD7891与C8051F040直接连接,方便的实现了8路模拟量的高速采集和传输,并给出了SPI总线的接口电路及软件设计。     

基于ADS1298与FPGA的高性能脑电信号采集系统

高性能的便携式脑电信号的采集设备对临床医学和认知科学研究领域具有重要意义,设计了基于ADS1298和FPGA的高性能脑电信号采集系统。给出了脑电信号采集系统的总体设计,重点阐述了ADS1298的特点和工作原理,在此基础上讨论了系统的外围电路以及FPGA接口电路设计,最后给出内部信号处理控制模块设计。设计的脑电信号采集系统具有低功耗、高精度和小型化的特点,具有很好的应用前景。     

光纤通信网络在高速数据采集系统中的应用

基于光纤通信网络对一种高速数据采集系统进行了设计。通过多路数据采集方式,并与光纤通信网络相结合,使得高速数据采集能力得到大幅提高。该系统主要由处理系统、采集模块及光纤网络共同构成,光纤通信网络前端采集模块在模拟滤波、采样完成后,通过处理器实现信号的传输。此外,通过光数据采集系统实验,证明了在高速数据采集系统中应用光纤通信网络能实现速率在10 Gbit·s-1以下的光数据接入采集。     

高速数据采集系统中的FPGA的设计

提出了利用FPGA技术把缓存FIFO、锁存电路、时序电路、控制电路等分散的电路模块集中起来作为独立的缓存及控制电路,实现了数据的高速缓存,防止了数据丢失;产生了严格的时序逻辑,保证了系统的可靠性.利用乒乓锁存降低了对缓存速度的要求并将数据合并成32位,易于与DSP数据传输.电路模块简单可靠,易于系统调试.详细介绍了FPGA的电路模块的设计.     

基于FPGA的高精度图像采集系统设计

为了获取更高精度的图像，文章设计了一套基于FPGA结合高精度AD的CMOS图像探测器图像采集系统。首先通过串口配置图像探测器和AD的寄存器，使其按照成像要求进行工作，然后将高速串行差分图像输入Xilinx FPGA，综合运用差分转换、高速数据解串、数据时钟域转换等设计方法，使图像满足系统应用和存储与显示要求。实验表明，当AD的输出时钟高达240MHz时，系统能够准确、平稳的输出30MHz的14位高精度图像。     

基于DSP的SVC高速数据采集系统设计

数据采集处理是无功补偿的关键步骤。介绍了一种基于TMS320F28335的SVC数据采集系统,给出了该系统的硬件电路,并介绍了系统的软件设计与实现。该系统结构简单,操作方便,在SVC控制系统中运行正常,有着广泛的应用前景。     

高动态直扩信号快捕设计与FPGA实现

为了解决高动态直扩信号捕获速度与资源消耗的矛盾,分析了部分匹配滤波结合快速傅里叶变换(PMF-FFT)的捕获性能。针对PMF-FFT捕获范围有限且占用硬件资源过多的问题,采用递归折叠匹配滤波器代替常规匹配滤波器的方法大大节省了硬件资源,并行FFT保证了其捕获速度,同时采用扫频方法成倍增加了频偏捕获范围。给出了该方法的FPGA设计结构与实现结果,验证了该方法的有效性。与FFT循环卷积方法相比,在频偏捕获范围一定的前提下,所提方法捕获速度快,占用资源较少,非常适合高动态直扩信号的快速捕获。     

高速数据采集系统中高速缓存与海量缓存的实现

探讨了高速数据采集系统中高速采样缓存的重要性和实现途径 ,阐述了基于ADSP -21065L的并行多通道数据采集板上高速采样缓存的设计与电路结构 ,给出了采用FPGA实现通道复用和采样数据预处理 ,从而构造16MB的SDRAM海量缓存以将高速缓存中的多批次采样数据经AD SP -21065L倒入SDRAM存储的实现方法     

基于USB2.0的高速高精度数据采集系统数字后端相关电路设计

为了满足数据采集系统对输入信号的高速高精度采集,本文重点介绍了数字后端、时钟电路、电源电路的设计,深入的研究了影响数据采集精度、电路稳定性的关键技术,给出了数字电路、时钟电路和电源电路的详细设计.系统已经设计完成,并已成功地应用到型号工程中.