一种新型的用浮空场限环实现的可集成在SPIC中的高压电压探测器*

提出一种可以集成在SPIC(智能功率集成电路)内部的高压电压探测器的方法,其理论是基于基本的结终端技术中的浮空场限环系统,把场限环系统作为表面电压分压器.在通常的场限环外侧再增加两个环,对外侧环电压再一次分压,并把最外侧环设计成高压电压探测器.这样当主结电压上升到一个高压时,最外侧的环可以只有几伏到十几伏的变化,这样环(探测器)上的信号既可以表征主结高电压,又可以由低压逻辑电路处理.以一个400V的结构为例,分析并模拟了这个结构.结果证明可以有效探测SPIC的高压并可以集成在SPIC中.同时,该结构可以与CMOS和BCD工艺兼容,且工艺上也不会增加步骤.     

具有多场限环终端的PiN二极管反向击穿的研究

场限环终端结构可以有效提高击穿电压,因而被广泛应用于半导体功率器件.场限环中多个参数都影响PiN二极管主结的击穿能力.本文基于数值模拟软件建立PiN二极管的场限环终端仿真模型,并设计十道场限环作为终端结构.分别仿真场限环结深和漂移区掺杂浓度与主结的击穿电压的关系,得到结深和漂移区掺杂浓度与击穿电压的关系曲线.当漂移区掺...     

新的二维解析方法预言场限环结构的电压分布和边界峰值电场及环间距的优化

提出了一个新的二维解析方法预言场限环结构的电压分布和边界峰值电场及环间距优化.采用与平面结物理机理最接近的圆柱坐标对称解进行分析,给出了场限环结构极为简单的各电压和边界峰值电场表达式. 讨论了不同环间距和反偏电压对场限环电压的影响,并用流行的2-D半导体器件模拟工具MEDICI对解析计算进行了验证. 根据临界电场击穿近似,讨论了环间距的优化设计并给出了优化环间距表达式. 在一定结深和掺杂浓度时,理论计算给出了与数值分析一致的优化环间距和最高击穿电压值.     

新的二维解析方法预言场限环结构的电压分布和边界峰值电场及环间距的优化

提出了一个新的二维解析方法预言场限环结构的电压分布和边界峰值电场及环间距优化 .采用与平面结物理机理最接近的圆柱坐标对称解进行分析 ,给出了场限环结构极为简单的各电压和边界峰值电场表达式 .讨论了不同环间距和反偏电压对场限环电压的影响 ,并用流行的 2 - D半导体器件模拟工具 MEDICI对解析计算进行了验证 .根据临界电场击穿近似 ,讨论了环间距的优化设计并给出了优化环间距表达式 .在一定结深和掺杂浓度时 ,理论计算给出了与数值分析一致的优化环间距和最高击穿电压值 .     

单场限环结构的表面电场分布及环间距的优化

基于横向扩散与纵向扩散构成的冶金结边界为椭圆形这一特点,讨论单场限环结构表面电场强度的分布,给出表面电场强度、主结及环结分担电压的解析表达式。在纵向结深和掺杂浓度一定的条件下,根据临界电场击穿理论,讨论环间距的优化设计方法。单场限环结构主结环结间表面电场强度的绝对值曲线近似呈抛物线,最大电场位于主结处。随着环间距的增大,最大电场变大;随着横向扩散深度的增大,最大电场变小。环右侧最大电场也出现在结处,随着环间距和横向扩散深度的增加,最大电场均减小。在场限环结构中,当主结和环结在表面处的最大电场强度均等于临界电场强度时,击穿电压达到最大值,此时所对应的环间距为最佳环间距。     

一种带埋层的新型结终端技术

在高压功率器件领域,常规的场限环技术由于环的个数较多,占用芯片面积较大,导致终端的效率很低。为了改善这一缺点,提出了一种带P–埋层的新型高压终端技术,有效降低了主结边缘处的电场集中,提高了击穿电压。仿真结果表明,该结构的击穿电压达到3 439 V,终端的长度为1 000μm,较常规的场限环结构1 500μm(英飞凌公司3 300 V产品)节省了近30%的终端面积。     

单个浮置场限环终端结构击穿电压模型

基于B.J.Baliga的击穿电压理论,通过求解双边突变圆柱结的泊松方程,提出了单个浮置场限环终端结构的击穿电压解析模型.该模型计算结果与模拟结果的误差在±7%之内,具有精度高、应用范围广等特点,可以帮助设计者初步确定浮置场限环注入窗口大小及与主结的间距等关键参数.     

场限环结构电压和边界峰值电场分布及环间距优化

采用与平面结物理机理最接近的圆柱坐标对称解进行分析 ,提出了平面结场限环结构的电压分布和边界峰值电场的解析理论。以单场限环为例 ,给出了场限环结构极为简单的各电压和边界峰值电场表达式。讨论了不同环间距和反偏电压对场限环电压的影响 ,并用流行的 2 -D半导体器件模拟工具 MEDICI对解析计算进行了验证。根据临界电场击穿近似 ,讨论了环间距的优化设计并给出了优化环间距表达式。在一定结深和掺杂浓度时 ,理论计算给出了与数值分析一致的优化环间距和最高击穿电压值     

一种沟槽-场限环复合终端结构的设计

为了改善硅功率器件击穿电压性能以及改善IGBT电流的流动方向,提出了一种沟槽-场限环复合终端结构。分别在主结处引入浮空多晶硅沟槽,在场限环的左侧引入带介质的沟槽,沟槽右侧与场限环左侧横向扩展界面刚好交接。结果表明,这一结构改善了IGBT主结电流丝分布,将一部分电流路径改为纵向流动,改变了碰撞电离路径,在提高主结电势的同时也提高器件终端结构的可靠性;带介质槽的场限环结构进一步缩短了终端长度,其横纵耗尽比为3.79,较传统设计的场限环结构横纵耗尽比减少了1.48%,硅片利用率提高,进而减小芯片面积,节约制造成本。此方法在场限环终端设计中非常有效。     

场限环与场板复合结构浅平面结高压器件设计

采用场限环和场板复合结构的浅平面结高压器件，比单一采用场限环或场板结构，具有更好的击穿电压重复性及一致性。本文根据简化的二维泊松方程，对环间距、环数以及场板宽度进行计算，可作为这种结构的设计参考。     

A NOVEL OVER—VOLTAGE PROTECTION METHOD FOR 600V SPIC

A novel over-voltage protection method for 600V BPIC(Smart Power IC) is proposed in this paper.The combining FFLRs(Floating Field Limiting Rings) system is designed to be a voltage detector.The detector‘s voltage can turn off the switch of the APFC(Active Power Factor Correction )Circuit and the bus voltage would fall from 600VDC to 300VDC,so the SPIC and power devices can be protected.The advantages of this design are that the total protection circuits are integrated in SPIC and technologically compatible with CMOS or BCD(Bipolar CMOS-DMOS) technology.     

高压IGBT线性变窄场限环终端设计

为使3300 V及以上电压等级绝缘栅双极型晶体管(IGBT)的工作结温达到150℃以上,设计了一种具有高结终端效率、结构简单且工艺可实现的线性变窄场限环(LNFLR)终端结构。采用TCAD软件对这种终端结构的击穿电压、电场分布和击穿电流等进行了仿真,调整环宽、环间距及线性变窄的公差值等结构参数以获得最优的电场分布,重点对比了高环掺杂浓度和低环掺杂浓度两种情况下LNFLR终端的阻断特性。仿真结果表明,低环掺杂浓度的LNFLR终端具有更高的击穿电压。进一步通过折中击穿电压和终端宽度,采用LNFLR终端的3300 V IGBT器件可以实现4500 V以上的终端耐压,而终端宽度只有700μm,相对于标准的场限环场板(FLRFP)终端缩小了50%。     

一种应用开关电容分压的电源电压检测电路

提出了一种基于标准CMOS工艺的电压检测(Voltage Detector, VD)电路,具有高集成度、低功耗、检测点多档位可调节的特点。开关电容(Switched Capacitor, SC)电路仅需一个低频时钟即可提供准确的电源分压,在低功耗应用中可以有效替代传统电阻分压。在3.3V电源电压的MCU应用中,电压检测电路仅消耗几百nA的电流,对时钟变化不敏感（低频时钟频率变化范围4 kHz~40 kHz）,并且响应时间在一个时钟周期内     

CMOS-Compatible Room-Temperature Rectifier Toward Terahertz Radiation Detection

In this paper, we present a new rectifying device, compatible with the technology of CMOS image sensors, suitable for implementing a direct-conversion detector operating at room temperature for operation at up to terahertz frequencies. The rectifying device can be obtained by introducing some simple modifications of the charge-storage well in conventional CMOS integrated circuits, making the proposed solution easy to integrate with the existing imaging systems. The rectifying device is combined with the different elements of the detector, composed of a 3D high-performance antenna and a charge-storage well. In particular, its position just below the edge of the 3D antenna takes maximum advantage of the high electric field concentrated by the antenna itself. In addition, the proposed structure ensures the integrity of the charge-storage well of the detector. In the structure, it is not necessary to use very scaled and costly technological nodes, since the CMOS transistor only provides the necessary integrated readout electronics. On-wafer measurements of RF characteristics of the designed junction are reported and discussed. The overall performances of the entire detector in terms of noise equivalent power (NEP) are evaluated by combining low-frequency measurements of the rectifier with numerical simulations of the 3D antenna and the semiconductor structure at 1 THz, allowing prediction of the achievable NEP.     

Design of Diode Type Un-Cooled Infrared Focal Plane Array Readout Circuit

The diode infrared focal plane array uses the silicon diodes as a sensitive device for infrared signal measurement. By the infrared radiation, the infrared focal plane can produces small voltage signals. For the traditional readout circuit structures are designed to process current signals, they cannot be applied to it. In this paper,a new readout circuit for the diode un-cooled infrared focal plane array is developed. The principle of detector array signal readout and small signal amplification is given in detail. The readout circuit is designed and simulated by using the Central Semiconductor Manufacturing Corporation (CSMC) 0.5 μm complementary metal-oxide-semiconductor transistor (CMOS) technology library. Cadence Spectre simulation results show that the scheme can be applied to the CMOS readout integrated circuit (ROIC) with a larger array, such as 320×240 size array.     

一种单片式CMOS汽车电子调节器

基于BiCMOS工艺下研制一种单片式多功能集成电路汽车电子电压调节器。采用具有温度补偿特性的基准电压源代替稳压二极管来提供交流发电机输出取样电压。调节器设计成单片CMOS集成方式,减小了调节器的体积,使其可以和交流发电机制作在一起,提升了调节器的稳定性,提高了整车供电质量,有效延长了汽车电子设备的使用寿命。Spice仿真结果表明,该芯片完全达到所要求的技术指标。     

一种新型的具有简易APFC的SPIC电路

提出了一种新型的具有简易APFC的单片SPIC电路.通过采用集成在SPIC内部的延迟电路,使有APFC电路的总线电压由600V下降为400V.在电路中,采用长沟道的NMOS管来代替大电阻以节省版图面积.在保证所需的功率因数的情况下,总线电压的下降可以直接导致功率开关器件的比导通电阻下降,减小功率器件的损耗,提高电路的效率.同时,总线电压下降,也使电路成本降低.此外,还同时设计了相应的高压过压保护电路.理论分析与模拟结果都证明该设计是正确的和有效的.     

二极管型非制冷红外探测器的前端电路设计

设计了一种二极管型非制冷红外探测器的前端电路,该电路采用Gm-C-OP积分放大器的结构,将探测器输出的微弱电压信号经跨导放大器(OTA)转化为电流信号,再经电容反馈跨阻放大器(CTIA)积分转化为电压信号输出。该OTA采用电流反馈型结构,可以获得比传统OTA更高的线性度和跨导值。输入采用差分结构,可以有效地消除环境温度及制造工艺对探测器输出信号的影响。电路采用0.35 m CMOS工艺进行设计并流片,5 V电源电压供电。Gm-C-OP积分放大器总面积0.012 6 mm2,当输入差分电压为0~5 mV时,测试结果表明:OTA跨导值与仿真结果保持一致,Gm-C-OP积分放大器可实现对动态输入差分信号到输出电压的线性转化,线性度达97%,输出范围大于2 V。     

低延迟低电压电流比较器

设计了一种基于改进共源共栅电流镜的CMOS电流比较器,该比较器在1 V电压且电压误差±10%的状态下都正常工作,同时改进后的结构能够在低电压下取得较低的比较延迟。电路的输入级将输入的电流信号转化为电压信号,电平移位级的引入使该结构能够正常工作在不同的工艺角和温度下,然后通过放大器和反相器得到轨对轨输出电压。基于SMIC 0.18μm CMOS工艺进行了版图设计,并使用SPECTRE软件在不同工艺角、温度和电源电压下对电路进行了仿真。结果表明,该电路在TT工艺角下的比较精度为100 nA,平均功耗为85.53μW,延迟为2.55 ns,适合应用于高精度、低功耗电流型集成电路中。