超薄栅氧化层等离子体损伤的工艺监测

 随着集成电路向深亚微米、纳米技术发展,等离子体充电对制造工艺造成的影响,尤其对超薄隧道氧化层的损伤越来越显著.本文分析了等离子体工艺损伤机理以及天线效应,设计了带有多晶、孔、金属等层次天线监测结构的电容和器件,并有不同的天线比.设计结构简单、完全工艺兼容,测试结果直观、测量灵敏度高等优点,实现了等离子体损伤芯片级工艺监控.测试分析表明,不同的膜层结构,等离子体损伤程度不同,当天线比大于10³以后,充电损伤变得明显.同时测试也发现了工艺损伤较为严重的环节,为优化制造工艺,提高超薄栅氧化层抗等离子体损伤能力提供了科学的依据.     

等离子体工艺引起的MOSFET栅氧化层损伤

在深亚微米 MOS集成电路制造中 ,等离子体工艺已经成为主流工艺。而等离子体工艺引起的栅氧化层损伤也已经成为限制 MOS器件成品率和长期可靠性的一个重要因素。文中主要讨论了等离子体工艺引起的充电损伤、边缘损伤和表面不平坦引起的电子遮蔽效应的主要机理 ,并在此基础上讨论了减小等离子体损伤的有效方法。     

基于等离子体氮化工艺的超薄栅氧化膜的电学特性和可靠性

介绍了利用MMT等离子体氮化工艺和炉管NO退火氮化工艺制备的超薄栅介质膜的电学特性和可靠性.结合两种氮化工艺在栅介质膜中形成了双峰和单峰的氮分布.通过漏极电流、沟道载流子和TDDB的测试,发现栅介质膜中双峰的氮分布可以有效提高器件的电学特性,更为重要的是可以极大提高器件的击穿特性.这指明了延长掺氮氧化膜在超大规模集成电路器件栅介质层中应用的寿命,使之有可能进一步跟上技术的发展.     

基于等离子体氮化工艺的超薄栅氧化膜的电学特性和可靠性

介绍了利用MMT等离子体氮化工艺和炉管NO退火氮化工艺制备的超薄栅介质膜的电学特性和可靠性. 结合两种氮化工艺在栅介质膜中形成了双峰和单峰的氮分布. 通过漏极电流、沟道载流子和TDDB的测试,发现栅介质膜中双峰的氮分布可以有效提高器件的电学特性,更为重要的是可以极大提高器件的击穿特性. 这指明了延长掺氮氧化膜在超大规模集成电路器件栅介质层中应用的寿命,使之有可能进一步跟上技术的发展.     

沟槽栅功率器件栅氧化膜特性的工艺研究

本文分析了沟槽栅功率器件中对栅氧化膜特性造成影响的主要工艺因素,报告了一种获得高性能栅氧特性的方法,并且对栅氧化膜特性改善的机理进行了研究。对于厚度55nm的沟槽栅氧化膜,其正向偏置和反向偏置下的击穿电压都高于30伏特。     

超薄氧化门的等离子体充电损伤机理

探讨了金属氧化物半导体场效应管超薄氧化门在等离子体加工中造成的充电损伤机理,应用碰撞电离模型解释了超薄氧化门对充电损伤比厚氧化门具有更强免疫力的原因.     

基于原位水汽生成工艺的栅氧化膜特性

介绍了一种制作栅介质的新工艺--原位水汽生成工艺.基于Deal-Grove模型提出了原位水汽生成过程中活性氧原子和硅一硅键反应形成硅氧硅键的氧化模型,并通过MOS电容结构对原位水汽生成和炉管湿法氧化所形成的栅氧化膜的电击穿特性进行了研究和分析.测试结果表明原位水汽生成的栅氧化膜相对于炉管湿法氧化有着更为突出的电学性能,这可以认为是由于弱硅一硅键的充分氧化所导致的.表明原位水汽生成在深亚微米集成电路器件制造中具有广阔应用前景.     

基于原位水汽生成工艺的栅氧化膜特性

介绍了一种制作栅介质的新工艺--原位水汽生成工艺.基于Deal-Grove模型提出了原位水汽生成过程中活性氧原子和硅一硅键反应形成硅氧硅键的氧化模型,并通过MOS电容结构对原位水汽生成和炉管湿法氧化所形成的栅氧化膜的电击穿特性进行了研究和分析.测试结果表明原位水汽生成的栅氧化膜相对于炉管湿法氧化有着更为突出的电学性能,这可以认为是由于弱硅一硅键的充分氧化所导致的.表明原位水汽生成在深亚微米集成电路器件制造中具有广阔应用前景.     

砷化镓上等离子体阳极氧化膜的红外吸收光谱

GaAs的等离子体氧化国外已有报道,其表面态密度约为10~(11)/cm~2·eV量级,击穿场强大于10~6V/cm。可用于MOSFET器件、半导体激光器和发光二极管的钝化膜,选择性(锌)扩散的掩蔽膜。GaAs上等离子体阳极氧化(OPA)膜的红外吸收光谱及其对GaAs的增透作用,尚未见报道。我们制备成功的GaAs-OPA膜的主要工艺条件为:高频振荡器的直流功率约1.5kW,     

氧化新技术

在LSI和VLSI中都必须使用介质膜,其中使用最多的是氧化硅膜.制备氧化硅膜的方法很多,主要包括热氧化和淀积氧化.但它们的生长温度都比较高,会引起杂质再分布、晶片翘曲和二次缺陷等,降低氧化温度是减小这些影响的重要措施.在双层布线中更需要用低温方法制取绝缘膜.因此,低温快速氧化是目前国内外研究比较活跃的课题.激光诱导化学气相淀积(LCVD)和激光增强氧化是低温快速氧化的新技术.本文将浅谈该技术的氧化机理、实验设备和结果分析.     

0.4～0.25μm时代的栅氧化膜形成技术

<正> 1 前言对于 MOS 晶体管的栅氧化膜来说,按照高集成化、高性能化的比例要求,在采用0.35μm 工艺技术的64MDRAM 中,要求薄膜减薄到10nm,而在0.25μm的256MDRAM 中则要减薄到8nm。对于高性能 CMOS 逻辑电路来说,在薄膜化方面的要求比DRAM 还要早一个时代,对于0.25μm 工艺来说,则要求使用6nm 这样极薄的氧化膜。为了降低热载流子对可靠性的影响,电源电压将从5V 调得更低一些,各类栅氧化膜大体上都会附加一定的电场。但是,对于高集成化来说,由于芯片面积的增大,也就是说,伴随栅面积的增大而如果     

栅氧化层经时击穿物理模型应用分析

讨论了栅氧化层击穿的统计模型,并对业界广泛应用的1/E模型、E模型以及幂指数模型中栅氧化层击穿的物理机理进行了仔细研究,指出了各个模型应用的局限性,结合实验数据分析,明确给出了各个模型的应用范围。详细讨论了电场加速因子与激活能在三个模型中的不同物理含义,总结了电场加速因子、激活能随着栅氧化层厚度变化的发展趋势以及所对应的击穿机理,据此提出了通过激活能与电场加速因子选择和验证所用加速模型是否合理的方法。此方法为判断测试条件是否合理,分析测试结果的内在含义提供了更直接、有用的参考信息。     

氧等离子体阳极氧化SiO_2膜的红外吸收带

本文采用高频感应氧等离子体阳极氧化的方法在硅表面上生长一层SiO_2膜,并用IR-450S型红外分光光度计测量了室温下氧等离子体阳极氧化SiO_2膜的红外吸收光谱。实验表明,在2.5～50μm波段内,该薄膜靠近9.26μm、12.42μm和21.98μm处各有一个红外吸收带。     

复合型栅氧化层薄膜双栅MOSFET研究

通过对硅膜中最低电位点电位的修正,得到复合型栅氧化层薄膜双栅MOSFET亚阈值电流模型以及阈值电压模型。利用MEDICI软件,针对薄膜双栅MOSFET,对四种复合型栅氧化层结构DIDG MOSFET(Dual insulator double gate MOSFET)进行了仿真。通过仿真可知:在复合型结构中,随着介电常数差值的增大,薄膜双栅器件的短沟道效应和热载流子效应得到更有效的抑制,同时击穿特性也得到改善。此外在亚阈值区中,亚阈值斜率也可以通过栅氧化层设计进行优化,复合型结构器件的亚阈值斜率更小,性能更优越。     

EEPROM电路中的等离子体损伤分析

文章讨论了等离子体损伤造成的EEPROM电路失效,从隧道氧化层质量、器件结构、PECVD、等离子体腐蚀几方面分析了工艺中造成等离子体损伤的原因。分析结论得出金属腐蚀工艺中存在的天线效应和电子阴影效应对隧道氧化层质量有决定性影响。     

激光氧化新技术

本文概述了激光增强氧化和激光诱导化学汽相淀积这两种新的氧化技术。     

太阳能电池埋栅电极制造新技术

介绍了用电镀法来制造太阳能电池的埋栅电极方法,对各镀层所需的溶液配制及操作工艺参数进行了详细的说明,通过与传统工艺的比较,可以看出采用新技术制造太阳能电池片,可有效降低栅线电极成本,提高电池片转换效率。     

光生等离子体栅扫描天线研究进展

毫米波和太赫兹(THz)波天线扫描技术已经成为当前电磁领域研究的热点,光生等离子体栅(PIPG)扫描天线技术作为一种低成本的快速扫描技术为操控毫米波和THz波提供了新的方法和思路。本文将对PIPG扫描天线的原理、结构、效率和方向图等主要研究进展做详细的论述,并且对PIPG扫描天线的研究意义和存在的主要问题进行讨论和展望,希望对PIPG扫描天线的研究和应用提供参考。     

等离子体氧化nc-Si/SiO_2多层膜的蓝光发射

报道了在等离子体增强化学气相沉积 (PECVD)系统中用交替淀积 a-Si对其进行原位等离子体氧化的方法制备了 a-Si∶H/ Si O2 多层膜。随着 a-Si∶H子层的厚度从 3 .8nm减小到 1 .5 nm,a-Si∶H/ Si O2 多层膜的光吸收边和光致发光 (PL )出现了蓝移。在晶化的 a-Si∶ H/ Si O2 多层膜中不仅观察到室温下的红光带 (80 0nm)的发光峰 ,而且还观察到蓝光发射 (4 2 5 nm) ,结合 Raman,TEM和 PL测试 ,对其原因作了简单的分析