DSP+FPGA数字硬件系统设计与实现

引言 随着数字信号处理器(DSP)和现场可编程门阵列器件(FPGA)的发展,采用DSP FPGA的数字硬件系统显示出其优越性,正愈来愈得到人们重视。通用的DSP优点是通过编程可以应用到广泛的产品中,并且主流制造商生产的DSP已能满足算法控制结构复杂、     

HDLC控制协议的FPGA设计与实现

设计了一种基于FPGA的HDLC协议控制系统,该系统可有效利用FPGA片内硬件资源,无需外围电路,高度集成且操作简单。重点对协议的CRC校验及“0”比特插入模块进行了介绍,给出了相应的VHDL代码及功能仿真波形图。     

HDLC的FPGA实现方法

HDLC（高级数据链路控制）的一般实现方法为采用ASIC器件和软件编程等。应用ASIC器件时设计简单，但灵活性较差；软件编程方法灵活，但占用处理器资源多。执行速度慢，实时性不易预测。而FPGA器件则采用硬件处理技术，可以反复编程，能够兼顾速度和灵活性，并能多路并行处理，实时性能能够预测和仿真。本设计采用Altera公司的FPGA芯片，在QUARTUSⅡ软件平台上实现了多路HDLC电路的设计，并已在某通信产品中应用成功。     

基于FPGA的多功能信号源生成系统设计与实现

为了满足科研与实验需要,提出并实现了一种以FPGA和高速D/A为核心,其结构简单,控制灵活,信号质量高的多功能信号源生成系统.该信号源生成系统能够实时产生中心频率在30～130 MHz的各种雷达、通信、导航和白噪声等信号,且产生的各种信号频率、幅度,相位和其他参数均可控.信号源作为基带信号单元配以混频模块,可实现在任意频段的信号.另外,该信号源还可以作为一个通用平台,通过FPGA内部程序的更新来实现其他复杂信号.     

基于FPGA的HDLC设计实现

根据某雷达的实际要求在FPGA中设计了HDLC协议处理器,并详述了该协议器的设计构想及具体功能模块的实现。该设计采用分块处理的方法使设计简单灵活,适合于系统移植和借用。试验结果证明设计可行有效,可以满足系统要求。同时对主要功能模块进行了仿真和测试,提供了关键结点仿真波形图及部分原代码。     

HDLC协议处理器的FPGA实现

讲述了一种HDLC协议的硬件设计实现,并在FPGA上成功地实现了综合。全部设计方案采用VHDL语言描述。实验结果证明这种设计有效可行,可以满足一些系统的要求。对HDLC功能设计采用的是“Top to Down”(、“从顶到底”)的方法,根据要求的功能先设计出顶层的原理框图,由若干个功能模块组成。再把各个模块细化为子模块,各层的功能用硬件描述语言来实现。设计采用分块处理的方法使各个模块的设计简单灵活、易于修改,适合中小批量通信产品的设计。     

基于FPGA的HDLC协议实现

为了实现高速串行通讯,设计了基于FPGA的RS485总线的通讯接口,FPGA与DSP之间采用双FIFO进行数据缓存,并且通过DSP总线与DSP进行数据交换;开发了以FPGA和DSP为核心的原理图与印制电路板,使用VHDL语言开发了HDLC通讯协议的控制时序.实验结果表明:系统的持续存储速度可以达到1 Mbit/s,工作稳定可靠,没有丢帧、串帧等丢失数据现象.     

基于FPGA的HDLC协议的设计与实现

高级数据链路控制(HDLC)协议是数字通信中的重要协议之一.通过分析当前实现HDLC协议的一般方法,指出其存在的一些弊端,提出了一种利用FPGA编程实现HDLC协议的硬件处理方法,并对FPGA如何实现HDLC协议的帧序列校验--循环冗余校验(CRC)进行了阐述.模块下载到硬件中测试通过,证实了FPGA实现HDLC协议的可行性,模块编程简单且易于修改使其在应用中具有很大的优越性.     

基于DSP的采集器硬件实现方法

为了解决对汽车的监控,设计了多媒体采集器。多媒体采集器接收到GPS车载台的命令后采集图像,进行MEPG-4压缩,压缩的图像数据通过GPS车载台传送给监控中心,监控中心解压后看到前端图像。同时多媒体采集器在自身可以保存图像,供以后查询使用。在分析ADI公司的ADSP—BF532芯片的性能特点的基础上,提出了多媒体采集器的硬件实现方案。介绍了多媒体采集器系统的系统构成,在细节上分析了主要的硬件选择及设计。整个系统用DSP对视频数字图像做处理,采用的压缩算法是MEPG-4。     

WTB网络HDLC在FPGA中的实现

在WTB底层协议的研究中,其基本帧格式与ISO3309的HDLC要求一致,故设计了一种基于FPGA的HDLC编解码器.重点介绍了协议和实现方法,给出了相应的Verilog代码,通过硬件下载与标准的WTB网卡通信,实现相应解析,达到ISO3309的标准要求.     

MIMO实验系统中基于DSP的HDLC实现

HDLC(高级数据链路控制)协议的功能可由专用的HDLC处理芯片或FPGA(现场可编程门阵列)实现.在所研制的MIMO(多输入多输出)实验验证系统中选用TI公司的DSP(数字信号处理器)TMS320C6416实现HDLC功能.该DSP具有主频600 MHz高速处理器,可通过PCI(外设部件接口)总线和EMIF(扩展存储器接口总线)连接外部其他处理芯片,实现系统多层通信协议.     

异步传输方式的HDLC协议的实现

研究实现了一种HDLC(High Level Data Link Control)协议的改进方法,该方法把HDLC协议传统的同步传输方式改成了异步传输方式,既保留了原有HDLC协议的主要优点,又增强了传输数据的抗干扰性能,并节省了通信系统的同步时钟接口连线.文中简要介绍了HDLC的协议规程,并提供了CRC及删"0"部分的VHDL代码.最后,描述了HDLC协议的异步传输方式,并通过FPGA完成了HDLC协议的改进.     

符合中国移动标准协议转换器中的HDLC协议的FPGA设计与实现

高级数据链路控制(HDLC)协议是数字通信中的重要协议之一。本文介绍了一种符合中国移动标准要求的HDLC设计。采用Verilog语言完成了电路设计,并用FPGA验证了设计的可行性,并最终使得本设计作为一个完整的IP应用于系列转换器ASIC芯片设计中。体现了采用硬件语言设计电路强大的灵活性和可移植性。     

基于DSP+FPGA的高速数字信号处理平台

本文介绍了一种高速数字信号处理平台的实现方案,主要是基于FPGA DSP的结构来实现高速数字信号处理.该方案采用先进的FPGA和DSP芯片,借鉴了软件无线电的思想,通过DSP芯片对FPGA芯片的动态配置来实现具有通用性、可扩充性的硬件平台,并对其硬件结构和软件工作流程进行了阐述.     

GigaOp DSP on FPGA

DSP algorithms such as automated target recognition and SONAR beamforming are a good match for FPGA technology due to their regular structure, available parallelism, pipeline-ability, and modest data word sizes. FPGA implementations of these applications outperformed their DSP and microprocessor counterparts by factors ranging from 10× on up with an equivalent sustained computational rate of more than 2 GOps/second per FPGA. This paper introduces a set of criteria which have a great impact on how well an application maps to FPGA technology. It then describes two applications in detail and the process of mapping each to FPGA technology. Comparisons with software implementations are made and followed by conclusions and future challenges.     

基于DSP的FPGA动态配置技术

随着嵌入式系统设计的复杂化和功能的多样化,如何实现基于FPGA结构的系统动态配置十分重要。本文介绍了FPGA配置过程、配置模式、配置数据流格式等问题,同时介绍通过DSP实现对FPGA的动态配置的设计与接口电路实现。