脉宽变化范围较大的单稳态电路

普通的单稳态电路脉冲宽度变化范围较小,其基本原因有两个.第一,如果电路中电容-充电电阻值太小,那末输出晶体管将成为严重正向偏置从而不易被触发.第二,如果增加充电电阻到一个很大的值,那末输出晶体管的基流极小,因此就不能维持饱和状     

大脉宽单稳态触发器的设计

提出了一种不用大电容实现大脉宽单稳态触发器的电路，并重点对其电压特性和温度特性进行了分析。     

调节范围宽的摄象机

普通的电视摄象机动态范围是在200％至500％之间,具有100％的白色,超过此范围的信号成分要截除。因此,如果人站在野外或窗户前,对着人调节光圈,天空或背景的色调就会过度。相反地,如果对着明亮的背景调节光圈,人的脸就太黑了。在调节范围大的摄象机中,信号压缩电路(曲斜电路)紧靠着前置放大器后面设     

优于单稳电路的脉宽微调电路

图1a所示简单电路可将输入宽脉冲的冗长部分剪截至10毫微秒的宽度。该电路的输入为宽度大于10毫微秒的低电平TTL脉冲,或为经过高低电平渡越     

宽动态范围读出电路研究

为提高光电探测器的读出性能,设计的电容互阻放大器(CTIA)注入效率大于99%,线性度达99.84%。相关双采样电路(CDS)采用不同控制时序,读出电路可以工作在噪声抑制模式和两次采样模式。噪声抑制模式时读出电路平均噪声为0.91 mV,动态范围为66.85 dB,两次采样模式平均噪声为5.82 mV,动态范围扩展到90.82 dB。     

宽范围亮度调节显示系统设计

以89C51系列单片机为基础,通过成熟、稳定的硬件电路设计,结合模块化的软件编程设计,实现可靠的宽范围亮度调节显示系统控制,可以满足从阳光直射至深夜黑暗的环境下的全天候亮度调节的要求,并从硬件和软件两方面详细阐述了设计和调试过程所需注意的问题以及解决的方法。     

连续调节激光脉宽的新方法

从理论上预言并在实验上证实,用改变三束入射光之间相对延迟的方法,可以连续地缩短后向波的脉冲宽度。并对影响这一过程的诸因素作了分析、讨论。     

宽电源电压范围的人工视网膜电路

针对人工视网膜电路无线能源供应和视网膜电刺激信号的特殊要求,分析了现有几种视网膜电路存在的不足,提出了一种结构新颖的人工视网膜电路.新电路引入了电流源,极大降低了电源电压的波动对电路性能的影响.用标准的0.6μm CMOS工艺对新电路进行了模拟,结果表明,新电路在较宽的电源电压范围内都能保持相当好的动态特性,因此更适合用于视网膜下植入.     

宽调节范围的二级压控振荡器

介绍了一种具有较宽频率调节范围的二级压控振荡器(VCO),调节频率达80%以上.在延时单元中利用传输门来控制振荡频率,通过理论推导和仿真证明了所采用传输门的等效电导随着控制电压线性变化.同时通过数模信号控制的方法优化了VCO的压控灵敏度KV.采用TSMC 0.25μm CMOS工艺参数进行了仿真,在KV保持在300 MHz/V左右时,频率调节范围为200 MHz～1.85 GHz.     

行频脉宽对行同步范围的影响

电视接收机的行、场扫描频率及相位必须和发送端一致;否则,将会引起接收图象的不稳定.通常场扫描的同步是由场同步脉冲直接控制场振荡级来实现的.但对行扫描的同步,一般采用“间接控制”,即通过自动频率一相位调整电路(AFC)去进行.这是由于,如采用行同步脉冲直接控制行振荡级,因干扰多是窄脉冲,与行同步脉冲信号难于区别滤除.这样,往往引起     

应用于锁相环的脉宽调整电路的设计

本文分析了应用于锁相环的咏宽调整电路的实现原理,提出了一种简单适用的设计方案,该电路在SMIC 1 80nm数字工艺下通过仿真,工作频率范围100MHz～1.5GHz,脉宽误差小,可以实现宽范围应用中所需的50%占空比设计要求     

宽范围连续速率时钟数据恢复电路的设计

采用0.18 μm CMOS工艺,设计了一种连续速率时钟与数据恢复(CDR)电路。该CDR电路主要由全速率鉴频鉴相器、多频带环形压控振荡器、电荷泵等模块组成。其中,全速率鉴频鉴相器不但具有很好的鉴频鉴相功能,而且结构简单,减小了功耗和面积。多频带环形压控振荡器不但调谐范围很宽,而且引入到环路中的调谐增益较低,解决了高振荡频率和低增益之间的矛盾问题。采用自举基准和运放的电荷泵减小了各种非理想因素的影响。仿真结果表明,该CDR电路版图尺寸为265 μm×786 μm,功能正常,且能恢复622~3 125 Mb/s之间的伪随机数据;在1.8 V电源电压下,输入伪随机速率为3 125 Mb/s时,功耗为100.8 mW,恢复出的数据和时钟的抖动峰峰值分别为5.38 ps和4.81 ps。     

一种快捕获宽调节范围的锁相环

提出了一种快捕获,低抖动,宽调节范围的增益自适应锁相环的设计.在这个方案中,采用了双边触发的鉴频鉴相器(dual-edge-triggered phase frequency detector)和自调节压控振荡器(self-regulated voltage controlled oscillator)并进行了详细的分析.芯片的加工工艺是0.5μm 1P3M CMOS标准数字逻辑工艺.测试结果表明输入频率变化在捕获范围的37%时,捕获时间为150ns;输出频率为640MHz时,均方根抖动为39ps.     

一种快捕获宽调节范围的锁相环

提出了一种快捕获,低抖动,宽调节范围的增益自适应锁相环的设计.在这个方案中,采用了双边触发的鉴频鉴相器(dual-edge-triggered phase frequency detector)和自调节压控振荡器(self-regulated voltage controlled oscillator)并进行了详细的分析.芯片的加工工艺是0.5μm 1P3M CMOS标准数字逻辑工艺.测试结果表明输入频率变化在捕获范围的37%时,捕获时间为150ns;输出频率为640MHz时,均方根抖动为39ps.     

一种单稳态倍频电路的实现

主要研究了一种新型CMOS倍频电路,该电路基于单稳态的原理,采用双沿触发,经过Spectre仿真验证具有完整的功能,并在CSMC0.5 μm工艺下得到实现.仿真结果表明这种单稳态倍频器可以将25 MHz时钟倍频为50 MHz,并且具有结构简单,数据处理快的特点,目前被应用于一款场致发射显示驱动芯片中,用于提高数据的传输速率.由于工作频率减半,所以与单沿触发的单稳态电路系统比较,系统功耗降低.