采用多输入浮栅MOS器件的四值编-译码电路设计

提出一种采用多输入浮栅MOS管设计具有可控阈值功能的电压型多值逻辑电路的方法.对每个浮栅MOS管的逻辑功能均采用传输开关运算予以表示以实现有效综合。在此基础上提出了一种新的电压型多输入浮栅MOS四值编码器和译码器设计。所提出的电路在结构上得到了非常明显的简化,并可采用标准的双层多晶硅CMOS工艺予以实现。此外,这些电路具有逻辑摆幅完整、延迟小等特点。采用TSMC0.35μm双层多晶硅CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的正确性。     

EEPROM中浮栅MOS晶体管阈值电压的研究

重点讨论了在斜波脉冲条件下，EEPROM中fiotox管在浮栅充电放电过程中阈值电压的变化，对原有模型进行了补充，修正，所得结果与实验相符。     

浮栅隧道氧化层EEPROM中浮栅上电荷泄漏研究

本文从研究不同单元尺寸浮栅隧道氧化层EEPROM在不同状态、不同温度保存下阈值电压的变化入手,论述了浮栅隧道氧化层EEPROM中浮栅上电荷的泄漏机理,并提出了改进EEPROM保持特性的措施.     

模拟浮栅技术获得承认

正如其名称暗示的那样,浮栅晶体管的驱动端子与该器件的其它部分彼此绝缘,即它是悬浮的,因此从输入端子到其它端子之间没有直接的内部DC路径。40多年前,当半导体公司在检查     

新型高速低功耗动态比较器

基于预放大锁存理论,提出了一种新型高速低功耗动态比较器.该比较器采用预放大级、动态锁存器及输出缓冲级构成的三级结构,与传统比较器不同,该比较器采用了一种新型动态结构作为输出缓冲级以实现高速低功耗.在CSMC 0.5 μm/5 V Si CMOS工艺模型下,采用Hspice对电路进行模拟.结果表明在100 MHz的时钟下,精度可达0.2 mV,功耗仅为1.12 mw.     

浮栅器件栅耦合系数修正的探讨

提取浮栅器件栅耦合率的方法一般都是针对不可忽略的沟道耦合现象进行修正.对这些方法进行了比较、分析发现,对于短沟道浮栅器件,会由于参考器件存在明显的DIBL/SIBL效应,使提取的源、漏耦合系数偏大产生了很大的误差.提出了一种对亚阈值斜率法提取浮栅器件栅耦合系数的修正方法,结合了DIBL/SIBL效应因子,基于亚阈值斜率之比来较简单地实现更精确的近似,得到的栅耦合系数与设计值吻合较好,误差在2%以内,表明此修正法是合理且精确的.     

浮栅晶体管不同射线剂量响应特性研究

针对浮栅晶体管在不同射线下的响应差异问题,进行了⁶⁰Co-γ射线、25 MeV质子和1 MeV电子的辐照试验,研究了不同射线下浮栅晶体管的剂量响应差异。采用蒙特卡罗方法对器件灵敏区的吸收剂量进行了修正。通过中带电压分离出界面陷阱电荷,分析了不同射线下电离辐射响应差异的微观机理。研究结果表明,在等效剂量下,质子辐照后电离响应特性与⁶⁰Co-γ射线较为接近,电子辐照后响应程度略低于质子和⁶⁰Co-γ射线。对器件灵敏区的吸收剂量进行修正后,三种射线下的剂量响应特性差异降低。质子辐照后界面陷阱电荷数量多于⁶⁰Co-γ射线和电子射线。试验研究为浮栅晶体管辐照传感器的研制提供参考。     

浮栅晶体管的辐照响应及退火特性研究

对浮栅晶体管进行了⁶⁰Co-γ射线总剂量辐照试验,研究了浮栅晶体管的电离辐射响应特性,通过对晶体管在辐照后的常温和高温100℃下的退火,分析了电离辐射环境下浮栅晶体管的陷阱电荷的产生及变化过程,监测了浮栅电荷存储能力。结果表明,辐照导致浮栅晶体管中多晶硅浮动栅极存储电荷的丢失,界面处感生的陷阱电荷数量远少于氧化物陷阱电荷及浮栅中电荷丢失量,退火效应可恢复浮栅受辐射影响的存储能力。试验数据为浮栅晶体管在电离辐射环境的测试及应用提供参考。     

用于功率MOSFET的新型栅电荷测试电路

栅电荷是用于衡量功率MOSFET开关性能的重要参数,通常采用在栅极输入电流阶跃信号的方法来测量。一种新型的栅电荷测试电路被提出,该测试电路使控制信号从MOSFET的源极输入,从而消除了控制信号对栅极输入电流的影响。因为输入电流太小不能直接测量,测试时采用测量电压阶跃信号的方法来衡量电流阶跃信号的性能。与以往的测试电路对比结果表明,该电路可以使MOSFET栅极输入的电流更接近于理想的电流阶跃信号,该信号上升时间小于100 ns,并且上升后稳定,因此提高了栅电荷测量的准确度。     

采用神经MOS晶体管的低压四象限模拟乘法器的设计

神经 MOS晶体管是最近几年才发明出来的一种高功能度的器件。本文以新开发的神经MOS晶体管的 SPICE宏模型为模拟和验证的工具 ,讨论了采用这种器件实现低压四象限模拟乘法器的系统化设计思想和方法。基于这种设计思想和方法 ,设计了一种大输入范围的低压(± 1 .5V)四象限模拟乘法器电路 ,给出的模拟结果验证了理论分析。     

基于多值逻辑方法的二值神经元MOS电路设计技术

提出一种通过引入多值求和信号指导设计二值神经元MOS电路的方法.对每个神经元MOS管的逻辑功能均采用传输开关运算予以表示.在此基础上设计了实现常用二变量逻辑函数的神经元MOS电路和全加器等电路.采用所提出的方法综合得到的电路结构十分简单,而且很容易确定各耦合电容之间的取值比例.设计结果同时表明,利用浮栅电压信号易于实现求和的优点,通过引人求和辅助变量可显著简化对电路的综合过程.采用TSMC0.35μm双层多晶硅CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的正确性.     

基于Latch的CMOS动态比较器的研究

动态比较器具有高速和低功耗的优点,是现代集成电路中的重要单元。本文简单介绍了基于latch的CMOS动态比较器的基本工作原理以及国内外最新研究进展;分析了几种新型动态比较器的性能。     

一种新型高速电流比较器的研究与设计

针对传统电流比较器速度慢、精度低等问题,提出了一种新型CMOS电流比较器电路。采用CMOS工艺HSPICE模型参数,对该电流比较器的性能进行了仿真,结果表明当电源电压为3．3V,输入方波电流幅度为0．3μA时,电流比较器的延时为5．2ns,而其最小分辨率达0．1nA。该比较器结构简单、速度快、精度高,适合应用于高速高精度电流型集成电路。     

一种滞回比较器设计

比较器广泛应用于模拟信号到数字信号的转换过程中,在模-数转换过程中,对输入进行采样后的信号通过比较器以决定模拟信号的数字量。滞回比较器也叫迟滞比较器,以其优越的抗噪声能力在比较器中占有重要地位。描述一种滞回比较器,使用少量元件节省成本,滞回电压阈值设计灵活,同时用P管作差分输入管,有较高的共模输入范围,转换速率快。使用0.18μm CMOS工艺分别对转折点压差为200 m V的设计进行仿真,仿真结果与设计预期相符合。     

一种基于神经元MOS的直扩匹配滤波器新结构

鉴于神经元MOS晶体管的多输入信号控制以及可变阈值等特点,本文提出一种基于神经元MOS的直接序列扩频(DS)通信系统中匹配滤波器的新结构,并对其进行了MATLAB结构验证和HSPICE电路仿真。与我们前期提出的基于神经元MOS的匹配滤波器相比,新结构的匹配滤波器提高了抗干扰能力,简化了电路结构。     

低功耗高性能限流比较器的设计与仿真

为了进一步改善DC-DC开关电源的效率、功耗和精度,以其中最关键的电路:限流电路为突破口,对传统CPM控制结构进行了改进,并引入了动态偏置的思想,采用0.6μmBICMOS工艺模型,设计了一种高性能、低功耗的限流比较器.分析了电路的设计原理和过程,并给出了仿真结果.     

高速CMOS预放大-锁存比较器设计

基于预放大-锁存理论，提出了一种带1级预放大器的高速CMOS锁存比较器电路拓扑结构；阐述了其传输延迟时间、回馈噪声和输入失调电压的改进方法。采用典型的0．35μm／3．3V硅CMOS工艺模型，通过Cadence进行模拟验证，得到其传输延迟时间380ps，失调电压6．8mV，回馈噪声对输入信号产生的毛刺峰峰值500μV，功耗612μw。该电路的失调电压和回馈噪声与带两级(或两级以上)CMOS预放大锁存比较器的指标相近，且明显优于锁存比较器。其功耗和传输延迟时间介于两种比较器之间．该电路可用于高速A／D转换器模块与IP核设计。