复信号多相滤波器的无盲区算法与FPGA设计

信道化和抽取技术是宽带数字信道化接收机中的关键技术。针对这一问题,首先分析了复信号多相滤波器无盲区算法及其数学模型,实现信号的全概率捕获。根据此数学模型,提出了复多相滤波器的FPGA设计方法。该方法根据模型中信道数与抽取倍数之间的关系,利用可定制模块和时序的配合完成了延迟和抽取功能;乘加单元完成多相分量的滤波运算;专用IP核完成FFT。整个模块采用乒乓RAM的设计思想和流水线结构。实验结果表明,该方法区别于一般旋转开关方法,能够实现信道数不等于抽取倍数的延迟和抽取．     

一种用于数字QAM接收机的盲均衡器实现

提出了一种适用于数字QAM接收机的自适应盲均衡器实现方案。该均衡器采用多模算法(MMA)和最小均方算法(LMS)，称为MMA—LMS算法结合判决反馈结构(DFE)，即采用前向滤波器和反馈滤波器两级滤波器组实现，提高了信道的适应性能和降低均衡器的阶数。仿真结果表明，该均衡器比一般采用恒模算法(CMA)的横式均衡器有更好的性能，更易于硬件实现。     

一种基于MMF-FRM的低复杂度信道化接收机结构

为实现时域重叠信号的全概率接收和跨信道信号重构，降低窄过渡带信道化结构的复杂度，提出一种基于调制屏蔽滤波器频率响应屏蔽（Modulation Masking Filter Frequency Response Masking, MMF-FRM）技术的信道化接收机结构.通过对原型屏蔽滤波器进行调制得到两个分支屏蔽滤波器，给出了基于MMF-FRM的窄过渡带滤波器设计方法 .推导出一种基于MMF-FRM的低复杂度信道化接收机结构，该信道化结构解决了多相分解受FRM(Frequency Response Masking)滤波器组限制的问题，并分析了该结构的有限字长性质和纹波系数.用Xilinx System Generator进行了硬件实现与仿真，在采样速率为1 GHz，信道数为8的条件下，提出的信道化接收机结构比多相信道化结构节省74.1%的乘法器资源，比FRM信道化结构节省13.5%的乘法器资源.     

宽带数字接收机的信道化设计

针对宽带数字信道化接收机中的信道化和抽取技术,分析了复信号多相滤波器无盲区算法及其数学模型,给出了信号的全概率捕获方法。同时,根据此数学模型,提出了复多相滤波器的FPGA设计方法。该方法根据模型中信道数与抽取倍数之间的关系,并利用可定制模块和时序的配合来完成延迟和抽取功能。而用乘加单元完成多相分量的滤波运算,同时用专用IP核完成FFT。整个模块采用乒乓RAM的设计思想和流水线结构。实验结果表明,该方法与一般旋转开关方法不同,它能够实现信道数不等于抽取倍数的延迟和抽取。     

星载柔性转发器中一种近似精确重构原型滤波器的设计

 宽带柔性转发器作为下一代卫星通信有效载荷,采用星上数字信道化处理,可以很好地解决传统有效载荷存在的问题,实现卫星信号任意频段、任意带宽之间的灵活交换。该文分析了柔性转发器中调制滤波器组的性能特性,将滤波器组的设计转换为原型滤波器的设计,提出了一种近似精确重构的原型滤波器设计方法。该方法通过间接设计的思想,首先采用Parks-McClellan算法设计得到低阶的双通道滤波器h⁽²⁾(n)和实对称FIR滤波器g(n),然后利用g(n)实现对h⁽²⁾(n)的非零值M倍内插与2倍抽取,得到近似精确重构的原型滤波器h^(M)(n),从而避免了IFIR法设计过程中镜像分量产生的性能损失。仿真结果表明,采用该文方法设计得到的调制滤波器组较传统设计方法表现出良好的性能。     

高速TIADC采集系统中数字下变频电路设计

分析了数字下变频的原理,设计实现了能进行1、2、4、8等可选抽取倍数的高速数字下变频系统。对系统中的混频器和滤波器进行了优化设计。采用基4布斯编码和4-2压缩器,缩短混频器中的关键路径;引入基于Horner法则和子表达式共享的正则有符号数(CSD)编码,减小滤波器的硬件消耗。设计的数字下变频系统用于四通道、560 MHz 14位时间交织模数转换器(TIADC),并基于FPGA完成功能验证。结果表明,当输入信号频率为380 MHz、抽取倍数为8时,I/Q两路信号的无杂散动态范围(SFDR)在90 dB以上。     

一种改进的数字信道化方法

数字信道化接收机要求具有实时分析处理大量数据的能力.设计实现了一种改进型数字信道化信号处理算法,该算法采用先进行数字下变频,后抽取滤波的方法,并利用现场可编程门阵列(FPGA)的并行处理完成了算法设计.给出了关键滤波器的设计,仿真结果验证了算法的有效性.     

数字信道化IFM接收技术研究

针对宽带数字信号侦察问题,首先推导了一种实信号数字信道化接收机的高效结构,便于实现高倍抽取,接着将信号检测与瞬时测频技术应用于该结构中,推导了将瞬时测频用于此结构时的条件。针对跨信道信号的处理问题,提出了一种改进的滤波器组排列方法,通过滤波器组通带重叠的方式来处理跨信道信号,该方法在信号带宽较窄时能较好地处理跨信道信号。仿真结果表明,所设计的系统具有良好的性能,对跨信道信号有较好的处理效果。     

JTIDS信号宽带接收方法及其FPGA实现

为了实现对联合战术信息分发系统( JTIDS)信号的宽带接收,设计了一种基于多相滤波器的信道化接收方法。该方法通过对JTIDS的模拟信道和数字信道进行合理划分,将宽带接收转化为多个窄带接收,然后再结合多相滤波器进行跳频频点检测,以实现全概率的JTIDS信号宽带接收。给出了此信道化接收模型的现场可编程门阵列( FPGA)实现方案,并对仿真和硬件测试结果进行对比分析。仿真与FPGA测试结果表明,该接收模型可以精确实时地接收JTIDS宽带信号。     

群信号信道化技术实现方法的仿真与分析

针对群信号中有用子信道信号检测和解调难度较大的问题,通过分析均匀数字滤波器组分析器的基本型,提出了将多相结构和奇偶分路应用于群信号信道化技术的方法。仿真结果表明,这两种方法都有效降低了算法复杂度,而奇偶分路法进一步提高了算法的运行效率,目前已通过硬件实现。     

双/多基地综合脉冲孔径地波雷达的信道化接收技术研究

双/多基地综合脉冲孔径地波雷达在发射站为多载频信号同时辐射,在接收站综合形成发射方向图之前需要对各发射信号分量进行分离.尽管采用数字混频和低通滤波器组可以对各发射分量进行分离,但运算量太大,难以实时实现.为此提出采用多相滤波器组信道化接收技术,设计该雷达的多相滤波器组信道化接收机.这种多相滤波器组信道化接收机与低通滤波器组信道化接收相比,运算量减少N²倍(N为信道数).最后给出了该雷达试验系统的实测数据处理结果,验证了这种多相滤波器组信道化接收技术在该雷达信号处理中的有效性.     

变采样多相滤波器组信道化接收机的实现

针对多相滤波器组信道化接收机的通道采样率在数值上等于通道带宽,因此无法兼顾最优信道带宽和最优采样率的问题,提出一种基于嵌入式变采样多相滤波器组的信道化接收机。该信道化接收机根据要求的变采样率改变数据的输入速率,并依据数学推导对原有系统的结构进行变形,可有效解决多相滤波器组通道采样率和通道带宽的耦合问题,从而实现嵌入式变采样的目的。本接收机设计方法在兼顾系统最优采样和最小信道带宽要求的前提下,能有效避免频道浪费或复杂的插值算法。仿真结果表明,该接收机在不增加计算量的基础上能有效改变采样率,提高系统实时处理能力。     

宽带数字信道化接收机的FPGA实现

为解决现代电子战对接收机处理带宽宽、灵敏度高及实时性处理的要求,提出一种数字信道化接收机的设计方法。在推导高效信道化接收机模型的基础上,采用多相滤波器结构实现的数字信道化接收机。该接收机利用超高速A/D对数据进行高速采样,然后由高性能FPGA进行数据抽取、多相滤波、CORDIC算法等信道化实时处理。为了提高实时性,采用并行IFFT实现。该信道化接收机不仅能稳定输出载频及相位信息,还能处理三路同时到达的不同信号。实际的性能测试结果表明该接收机的功能正确并达到预定指标。     

基于频域插值的信道化原型滤波器设计

针对信道化原型滤波器设计复杂度较高的问题,提出一种满足线性相位要求的原型滤波器频域插值设计算法。该算法采用无约束迭代优化办法获得了阻带衰减较高的低阶滤波器模型,然后根据所推导的频域插值模型构建满足线性相位特性的原型滤波器频谱,最后通过快速傅里叶逆变换获得了满足信道化滤波器组完全重构特性要求的原型滤波器。所提设计算法将频域插值与迭代优化相结合,有效地解决了设计高阻带衰减的原型滤波器时待优化参数数目较大的问题,并且不会产生镜像频谱,省去了镜像抑制滤波器的设计。仿真结果表明,所提算法相比传统的时域插值设计算法具有显著的性能改善,并且降低了设计复杂度。     

Design of M‐Channel IIR Uniform DFT Filter Banks Using Recursive Digital Filters

In this paper, we propose a method for designing a class of M‐channel, causal, stable, perfect reconstruction, infinite impulse response (IIR), and parallel uniform discrete Fourier transform (DFT) filter banks. It is based on a previously proposed structure by Martinez et al. [1] for IIR digital filter design for sampling rate reduction. The proposed filter bank has a modular structure and is therefore very well suited for VLSI implementation. Moreover, the current structure is more efficient in terms of computational complexity than the most general IIR DFT filter bank, and this results in a reduced computational complexity by more than 50% in both the critically sampled and oversampled cases. In the polyphase oversampled DFT filter bank case, we get flexible stop‐band attenuation, which is also taken care of in the proposed algorithm.     

基于数字信道化的正弦信号快速测频方法

数字信道化接收机已经在电子战等领域得到了广泛的应用,正弦信号的快速准确测频在通信侦察中有重要意义。首先分析了基于DFT多相滤波器的信道化接收机高效结构,然后讨论了一种简化的快速测频方法,提出了将信道化处理的思想引入到快速测频问题中的解决方案。理论分析和仿真结果表明,该方案集合了信道化接收机和原始快速测频算法的优点,能够简化计算,提高原始测频算法的测频精度,适用于对测频速度要求较高但对精度要求不高的场合。     

调制混合滤波器组的宽带模拟信号采样研究

对于超宽带模拟信号,很难用单个模拟数字转换器（ADC）直接进行采样。该文提出了一种新的并行调制混合滤波器组结构用于实现超宽带模拟信号的采样,首先,将每一路宽带模拟输入信号进行余弦调制,并用相同的低通模拟滤波器均匀分割输入信号的带宽;然后,采用相同的ADC将子带信号数字化;各路子带信号通过上采样器后用数字综合滤波器综合得到原宽带模拟输入信号的数字重构。综合滤波器采用总体最小二乘准则下的特征值滤波器设计方法得到。本文所提出的系统结构不需要使用高速的采样保持电路,降低了系统实现的难度,并且设计的系统具有与其它混合滤波器组相近的重构性能。仿真结果表明了本方法的有效性。      

Reconfigurable filter bank structures for low complexity digital channelizer using fractional interpolation and MFIR filters with cosine modulation

A low complexity digital reconfigurable filter bank structure which is suitable for digital channelizers in software defined radio is proposed in this paper. In order to get a sharp transition width with low hardware complexity, multiplicative finite impulse response (MFIR) filter is used as the prototype filter in the proposed structure. A masking stage and a channel generation stage constitute the two stages of the proposed structure. In the masking stage, 5 sub-bands are generated by performing cosine modulation technique on the prototype filter. In the channel generation stage, different channels are generated by doing spectral addition/subtraction operations on the interpolated versions of the MFIR filter. Hence, the basic techniques used in the proposed structure are, cosine modulation and fractional interpolation technique. By adjusting a 3-bit control signal, different regions and channels, generated by the two stages, can be obtained. The proposed structure has a hardware complexity, which is much lesser than that of the state-of-the art techniques used for SDR channelizers. The number of channels generated using the proposed structure is also more. The main advantage of the proposed structure is that the hardware complexity of the proposed structure remains the same even if the number of channels is increased.     

宽带信道化接收机研究与实现

根据多项滤波器组理论和FFT方法提出并实现50%覆盖的均匀信道化宽带数字接收机。这种宽带数字接收机把整个采样频带划分成若干并行信道输出,使得信号全概率截获,是侦收跳频、突发以及自适应通信信号接收机的理想前端。主要应用于软件无线电的实现和电子战中。主要阐述宽带数字接收机信道化原理、软件仿真和硬件实现,并为实际工程需要设计了算法、程序和硬件平台,实现了0~100 MHz频率范围内8信道的数字信道化。