弛豫SiGe衬底上SiGe/Si Ⅱ型量子阱

采用UHV/CVD系统,在Si衬底上生长了具有渐变Si1-xGex缓冲层结构的弛豫Si0.76Ge0.24虚衬底和5个周期的Si0.76Ge0.24/Si多量子阱.在渐变Si1-xGex缓冲层生长过程中引入原位退火,消除了残余应力,抑制了后续生长的SiGe中的位错成核.透射电子显微照片显示,位错被有效地限制在组份渐变缓冲层内,而SiGe上层和SiGe/Si量子阱是无位错的.在样品的PL谱中,观察到跃迁能量为0.961eV的Ⅱ型量子阱的无声子参与(NP)发光峰.由于Ⅱ型量子阱中电子和空穴不在空间同一位置,较高光功率激发下引起的高浓度载流子导致能带弯曲严重.NP峰随激发功率增加向高能方向移动,在一定激发条件下,电子跃迁或隧穿至弛豫SiGe层弯曲的导带底后与处于同一位置的空穴复合发光,所以NP峰积分强度随光激发功率先增加后减小.     

用于FET器件的GaAs高阻汽相外延层的杂质鉴别

采用 Ga/AsCl_3/H_2汽相外延在掺杂半绝缘衬底上生长 FET 的缓冲层。用霍耳、光霍尔、阴极荧光以及新的深能级瞬态电流法(DLTS)研究了缓冲层的双层结构。此双层结构由上层的高纯 n~-层(10~(13)≤n≤10~(15)cm~(-3);70000≤μ≤150000cm~2V~(-1)s~(-1))和下边的高阻补偿区两个部分组成。采用电解质-GaAs 接触,观察到 p 型界面。迁移率分布与界面和衬底的碳和铬(可能还有铁)的外扩散有关。并由此提出补偿模型。     

Ge/SiGe异质结构肖特基源漏MOSFET

制备了氧化铪(HfO2)高k介质栅Si基Ge/SiGe异质结构肖特基源漏场效应晶体管(SB-MOSFET)器件,研究了n型掺杂Si0.16Ge0.84层对器件特性的影响,分析了n型掺杂SiGe层降低器件关态电流的机理。使用UHV CVD沉积系统,采用低温Ge缓冲层技术进行了材料生长,首先在Si衬底上外延Ge缓冲层,随后生长32 nm Si0.16Ge0.84和12 nm Ge,并生长1 nm Si作为钝化层。使用原子力显微镜和X射线衍射对材料形貌和晶体质量进行表征,在源漏区沉积Ni薄膜并退火形成NiGe/Ge肖特基结,制备的p型沟道肖特基源漏MOSFET,其未掺杂Ge/SiGe异质结构MOSFET器件的空穴有效迁移率比相同工艺条件制备的硅器件的高1.5倍,比传统硅器件空穴有效迁移率提高了80%,掺杂器件的空穴有效迁移率与传统硅器件的相当。     

调制掺杂层在SiGe PMOSFET中的应用

在普通Si器件性能模拟的基础上，详细研完了长沟应变SiGe器件的模拟，并进一步探讨了调制掺杂层的引入对器件性能(主要是跨导)的影响。在器件模拟过程中，采用隐含的SiGe材料和Si材料模型会得到与实际情况差别较大的结果。根据前人的材料研完工作，引入了插值所得的近似因子，以修正Silvaco中隐含的SiGe能带模型和迁移率参数。然后，依据修正后的模型对SiGe PMOS进行了更为精确的二维模拟，并验证了调制掺杂层的作用。     

干法氧化制备SiGe弛豫缓冲层及其表征

SiGe弛豫缓冲层是高性能Si基光电子与微电子器件集成的理想平台.通过1000℃干法氧化组分均匀的应变Si0.88Ge0.12层,在Si衬底上制备了表面Ge组分大于0.3,弛豫度大于95%,位错密度小于1.2×105cm-2的Ge组分渐变SiGe弛豫缓冲层.通过对不同氧化时间的样品的表征,分析了氧化过程中SiGe应变弛豫的主要机制.     

磷化铟材料研究

本报告报导的有关InP材料的研究工作是在1982年10月至1983年9月30日期间,在空军部资助下完成的。资助中的一部分是罗姆空军发展中心提供的。本计划的当前目标是改善用作晶体生长原材料的高纯多晶磷化锢的生长和建立最佳液封直拉法(LEC),以便生长出具有低缺陷密度,低剩余杂质浓度和均匀掺杂浓度的单晶。我们共合成了二十三个InP锭条。在77K下,迁移率有的高达8.6×10~4cm~2V~(-1)s~(-1)。从两个不同炉子合成的锭的头部切下的样品,测量得到的迁移率平均值分别为6.7×10~4和2.8×10~4cm~2V~(-1)s~(-1)。研究迁移率存在这一显著差别的更进一步的实验正在进行。由英国皇家信息雷达研究中心提供的在高磁场下的光荧光数据表明,在最高纯度的多晶锭中,S是主要施主。从富锢熔体中生长了几个标称为非掺杂LEC锭。从这些锭中的一个锭上切下的样品,77K下迁移率为7.0×10~4cm~2V~(-1)s~(-1),这是迄今报导过的LEC InP晶体的最高值。根据皇家信息雷达研究中心的光荧光数据,一类还未被确认的粒子(可能是本身固有的缺陷)在高纯InP锭中是主要施主,而不管这些锭是从富锢熔体还是从化学配比熔体中生长。还有S是重要的施主而Si则是次要的。在掺杂LEC晶体生长实验中,通过增加籽晶或者坩埚转速,可在小范围内把掺杂剂浓度的纵向和径向变化减少百分之几。     

干法氧化制备SiGe弛豫缓冲层及其表征

SiGe弛豫缓冲层是高性能Si基光电子与微电子器件集成的理想平台.通过1000℃干法氧化组分均匀的应变Si0.88Ge0.12层,在Si衬底上制备了表面Ge组分大于0.3,弛豫度大于95%,位错密度小于1.2×105cm-2的Ge组分渐变SiGe弛豫缓冲层.通过对不同氧化时间的样品的表征,分析了氧化过程中SiGe应变弛豫的主要机制.     

弛豫SiGe衬底上SiGe/SiⅡ型量子阱

采用 UHV / CVD系统 ,在 Si衬底上生长了具有渐变 Si1 - x Gex 缓冲层结构的弛豫 Si0 .76 Ge0 .2 4虚衬底和 5个周期的 Si0 .76 Ge0 .2 4/ Si多量子阱 .在渐变 Si1 - x Gex 缓冲层生长过程中引入原位退火 ,消除了残余应力 ,抑制了后续生长的 Si Ge中的位错成核 .透射电子显微照片显示 ,位错被有效地限制在组份渐变缓冲层内 ,而 Si Ge上层和 Si Ge/Si量子阱是无位错的 .在样品的 PL 谱中 ,观察到跃迁能量为 0 .96 1e V的 型量子阱的无声子参与 (NP)发光峰 .由于 型量子阱中电子和空穴不在空间同一位置 ,较高光功率激发下引起的高浓度载流子导致能带弯     

大跨导n型Si/SiGe调制掺杂场效应晶体管

报道了第一支0.25μm栅长n型Si/SiGe调制掺杂场效应晶体管的制作和器件特性结果。器件用于超高真空/化学汽相淀积(UHV/CVD)制作的器件,在300K(77K)下,应变Si沟道的迁移率和电子薄层载流子的深度为1500(9500)cm~2/V·s和2.5×10~(12)(1.5×10~(10))cm~(-2)。器件电流和跨导分别为325mA/mm和600mS/mm。这些值远优于Si MESFET,它们可与所获得的GaAs/Al-GaAs调制掺杂晶体管的结果相媲美。     

蓝宝石上生长的高质量碲化镐外延薄膜

用金属有机化学汽相沉积(OMCVD)方法在(0001)取向的蓝宝石衬底上生长了CdTe薄膜。X射线衍射研究表明,生长的CdTe单晶为(111)方向。典型的生长速率为2～5μm/h。经适当的退火处理后,测得室温下薄膜的迁移率高达950cm~2V~(-1) s~(-1),77K时为1600cm~2V~(-1) s~(-1)。     

SiGe microsystems: world's first merchant SiGe epiwafer supplier

Merchant epiwafer companies are a classic example of spotting an unfulfilled need and then setting about satisfying it. Such companies are peculiar to III-Vs but as far as I am aware have no precedent in mainstream silicon. However, a new Canadian company called SiGe Microsystems looks set to change that. As the name suggests, this start-up is offering custom SiGe epiwafers and it is growing them on the revolutionary Leybold UHV-CVD system which was initially developed for IBM. I spoke to one of the founding members of the company, Derek Houghton, someone well-known for his contributions to both III-Vs and Si with some unique perspectives on the future of SiGe and GaAs.     

SiGe/Ge/SiGe异质结构中自旋极化输运特性的模拟

利用蒙特卡罗方法对SiGe/Ge/SiGe异质结构的自旋极化输运特性进行了模拟研究.在Ge沟道调制掺杂异质结构形成的二维空穴气中,空穴的自旋进动主要受Rashba自旋轨道相互作用控制.在77～300K的温度范围内,对自旋散射长度、自旋极化率等自旋极化输运特性进行了研究.模拟结果显示,低温和窄宽度沟道有利于减小散射对自旋极化输运的影响,避免自旋极化率衰减,增大自旋散射长度.栅控的漏端电流自旋相关效应使器件跨导增大,并产生负跨导效应.     

SiGe/Ge/SiGe异质结构中自旋极化输运特性的模拟

利用蒙特卡罗方法对SiGe/Ge/SiGe异质结构的自旋极化输运特性进行了模拟研究．在Ge沟道调制掺杂异质结构形成的二维空穴气中,空穴的自旋进动主要受Rashba自旋轨道相互作用控制．在77～300K的温度范围内,对自旋散射长度、自旋极化率等自旋极化输运特性进行了研究．模拟结果显示,低温和窄宽度沟道有利于减小散射对自旋极化输运的影响,避免自旋极化率衰减,增大自旋散射长度．栅控的漏端电流自旋相关效应使器件跨导增大,并产生负跨导效应．     

Anodic passivation of SiGe

We have investigated the oxide composition and the electronic behavior of the interface of anodically and thermally oxidized SiGe single crystals and epitaxial layers. X-ray photoelectron spectroscopies show the existence of SiO₂, GeO₂ and possibly mixed oxide compounds such as SiOGe only in the anodic oxide, whereas the thermally grown oxide layers on SiGe samples consist of pure SiO₂. In addition, the Ge enrichment at the interface and relaxation phenomena of the strained SiGe lattice of epitaxial layers, which occurs during thermal treatments, are completely reduced using the anodic treatment. Further, the defect concentration at the interface is reduced after the anodic oxidation as obtained from capacitance–voltage and photoluminescence measurements.     

Ultra-wideband SiGe low-noise amplifier

A low-noise amplifier (LNA) for ultra-wideband (UWB) is presented. The LNA, consisting of two gain stages in multiple feedback loops, achieves a flat power gain of a nominal 20 dB and a noise figure of 2.8-4.7 dB over the 3.1-10.6 GHz UWB band. Implemented in a 0.25 /spl mu/m SiGe BiCMOS process, the amplifier occupies 0.34 mm/sup 2/ and draws 11 mA from a 2.7 V supply.     

SiGe手持设备用功率放大器

功率因素一直不被认为是SiGe技术的强项。但作为SiGe技术的创立者,IBM Microelectronics一直进行着持续不断的努力,改进工艺和提高电路设计水平。现在,该公司第一条用于蜂窝通信应用的SiGe功率放大器产品线已经诞生。最初的三个产品可被用于AMPS,TDMA,CDMA设计中,工作在824到849MHz和1850到1910MHz频段。