一种用于IPSec协议的AES算法可重配置硬件实现

由于网络带宽的提高和IPSec协议的引入,有必要用硬件方式实现分组加密等计算密集型的任务以改善关键网络设备的安全处理性能和实时性.采用可重配置硬件,设计了一个用于IPSec协议的AES核;在对AES算法分析的基础上,对关键单元的硬件设计进行了优化.仿真和实验测试结果表明,本文设计的AES核在CBC工作模式下可以稳定地工作于52.6MHz,数据吞吐量达610Mbps.     

基于网络处理器IXP2350的IPSec协议实现设计

本文首先简单介绍了Intel IXP2350网络处理器的性能特点,以及采用此处理器作为IPSec协议的实现设计的原因;然后阐述了如何根据IXP2350硬件结构NPE1单元支持的加密/认证算法来实现IPSec协议,介绍了软件模块如何划分,并且详细说明了需要微码开发的软件处理流程,最终的实现说明了用此种分布式处理器实现IPSec比传统的集中式处理方式明显要优越。     

基于硬件平台的IPSec VPN系统的实现

IPSec是实现VPN安全的关键技术之一。该文简单介绍了IPSec协议的架构,提出了IPSec协议处理的软件硬件化思路,即通过硬件处理的方式来提高IPSec协议的处理速度和处理容量,并给出了相应的IPSec VPN系统的硬件部分和软件部分的具体设计和实现,最后是关于该系统的总结。     

IPv6安全协议IPSec分析

文章对IPv6安全协议IPSec进行了分析，主要包括IPSec的组成及其体系结构，对安全联盟SA的简单介绍．对认证机制、加密机制和密钥管理的详细讨论，其中包括认证头AH、封装载荷协议ESP的头格式以及它们的工作模式、认证算法、加密算法等，另外还指出了IPSec的优缺点和发展趋势。     

关注IPv6的安全——IPSec对网络层的保护

随着IPv4地址空间耗尽的迫近，人们加紧了对下一代互联网协议——IPv6的研究。到2004年初．IPv6协议的基本框架已经逐步成熟，在越来越广泛的范围内得到实践。由于IPv4设计时，只考虑了信息资源的共享。没有太多考虑安全的需求，这样在IPv4安全性先天不足的情况下，新推出的IPv6在安全性方面作了较大的改动。本文以IPv6为技术研究核心，详细分析了IPv6下的安全协议——IPSec的安全能力．IPSec安全体系的构成、IPSec的工作方式以及IPSec实现方式，论述了IPSec在IP报文的完整性．机密性、数据来源认证和抗伪地址等方面的能力以及IPSec的基本协议——认证报头(AH)和安全封装载荷报头(ESP)。     

基于IPsec的IPv6安全邻居发现协议

为了保证邻居发现协议的安全,通过在邻居发现协议中引入IPSec协议,提出了基于IPSec的安全邻居发现协议模型结构;设计了在邻居组播状态下的密钥交换和管理协议MIKE,并给出了密钥管理的星型结构算法;在AH验证数据中将IP地址与链路层地址绑定,有效的防御IP地址的伪造。该方案与现行的安全邻居发现算法的比较结果表明,该安全模型能够有效地保证邻居发现的安全,并能与IPv6协议无缝连接,进一步提高下一代互联网的安全。     

IPSec安全技术的研究与实现

IPSec是一整套协议包而不只是一个单独的协议,IPSec协议把多种安全技术集合在一起,建立起一个安全、可靠的隧道.该文对IPSec安全协议簇、安全关联技术以及安全数据库技术进行了详细的研究和探讨,给出IPSec数据处理的实现方法,从而保证网上信息的安全性.     

高速全并行的AES加解密算法在单片FPGA上的实现

IPSec为了解决Internet安全问题,在IP层对信息提供了认证、加密等功能.协议中强行实施的加密算法将由AES算法取代单DES算法,完全用软件实现IPSec的处理已不能适应当前不断提高的网络速度的要求.利用硬件实现IPSec协议是必然趋势.本文在单片FPGA上实现了吞吐率为4.7Gbit/s全流水的、全并行的128bit的AES加解密算法.在不增加流水线级数的情况下,采用流水线时间借用技术实现S_Box,使AES的加密和脱密算法在单片上并行执行,提高了系统性能.     

IPSec在路由器中的设计与实现

针对IP网络固有的安全缺点,本文分析了IPSec协议的安全体系以及原理,并介绍了如何在安全路由器的平台上设计实现IPSec协议族,实现协议的关键技术等问题。     

基于Kernel 2.6的IPv6安全协议的研究与实现

IPSec是IETF制定的新一代的网络安全协议,是1Pv6协议标准的有机组成部分。简要介绍IPSec协议和Linux的Netfilter机制,详细介绍基于Netfilter机制实现IPSec协议的设计思想和系统设计方案．为开发VPN和安全路由器奠定了安全基础。     

一个适合图形算法硬化的通用硬件设计

提高图形处理速度是计算机图形学硬件的发展方向。图形处理过程的硬化研究是至关重要的一环。本文介绍一个采用高速位片系列芯片和微程序控制技术的硬件系统，这一系统是一个方便的图形算法硬化的硬件仿真器。     

可重构分组密码处理结构模型研究与设计

随着信息技术的发展和网络规模不断扩大,网络通信等应用对数据加解密处理提出了更高的要求,可重构计算是将可重构硬件处理单元和软件可编程处理器结合的计算系统.因此采用可重构计算技术来设计密码处理系统,使同一硬件能够高效灵活地支持密码应用领域内的多种算法.同时满足了密码处理对性能和灵活性的要求,提高了密码系统的安全性.论文在分析分组密码算法处理结构的基础上,结合了可重构结构的设计思想和方法,提出了一种可重构密码处理结构模型RCPA,并基于该模型实现了一款验证原型.原型在FPGA上成功进行了验证测试并在0.18μm CMOS工艺标准单元库下进行逻辑综合以及布局布线.实验结果表明,在RCPA验证原型上执行的分组密码算法都可达到较高的性能,其密码处理性能与通用高性能微处理器处理性能相比提高了10～20倍;与其他一些专用可重构密码处理结构处理性能相比提高了1.1～5.1倍.结果说明研究的RCPA模型既能保证分组密码算法应用的灵活性又能够达到较高的性能.     

CRYSTAL-KYBER硬件设计优化空间探索

公钥密码学对全球数字信息系统的安全起着至关重要的作用。然而,随着量子计算机研究的发展和Shor算法等的出现,公钥密码学的安全性受到了潜在的极大的威胁。因此,能够抵抗量子计算机攻击的密码算法开始受到密码学界的关注,美国国家标准与技术研究院(National Institute of Standards and Technology,NIST)发起了后量子密码(Post-quantum cryptography,PQC)算法标准全球征集竞赛。在参选的算法中,基于格的算法在安全性、公钥私钥尺寸和运算速度中达到了较好的权衡,因此是最有潜力的后量子加密算法体制。而CRYSTALS-KYBER作为基于格的密钥封装算法(Key encapsulation mechanism,KEM),通过了该全球征集竞赛的三轮遴选。对于后量子密码算法,算法的硬件实现效率是一个重要评价指标。因此,本文使用高层次综合工具(High-level synthesis,HLS),针对CRYSTALS-KYBER的三个主模块(密钥生成,密钥封装和密钥解封装),在不同参数集下探索了硬件设计的实现和优化空间。作为一种快速便捷的电路设计方法,HLS可以用来对不同算法的硬件实现进行高效和便捷的探索。本文利用该工具,对CRYSTALS-KYBER的软件代码进行了分析,并尝试不同的组合策略来优化HLS硬件实现结果,并最终获得了最优化的电路结构。同时,本文编写了tcl-perl协同脚本,以自动化地搜索最优优化策略,获得最优电路结构。实验结果表明,适度优化循环和时序约束可以大大提高HLS综合得到的KYBER电路性能。与已有的软件实现相比,本文具有明显的性能优势。与HLS实现工作相比,本文对Kyber-512的优化使得封装算法的性能提高了75%,解封装算法的性能提高了55.1%。与基准数据相比,密钥生成算法的性能提高了44.2%。对于CRYSTALS-KYBER的另外两个参数集(Kyber-768和Kyber-1024),本文也获得了类似的优化效果。     

后量子加密算法的硬件实现综述

现有的密码体制大多基于RSA、ECC等公钥密码体制,在信息安全系统中实现密钥交换、数字签名和身份认证等,有其独特的优势,其安全性分别依赖于解决整数分解问题和离散对数问题的难度。近年来,随着量子计算机的快速发展,破解上述数学问题的时间大幅减少,这将严重损害数字通信的安全性、保密性和完整性。与此同时,一个新的密码学领域,即后量子密码学应运而生,基于它的加密算法可以对抗量子计算机的攻击,因此成为近年来的热点研究方向。2016年以来,NIST向世界各地的研究者征集候选抗量子密码学方案,并对全部方案进行安全性、成本和性能的评估,最终通过评估的候选方案将被标准化。本文比较了NIST后量子密码学算法征集(第2轮、第3轮)的各个方案,概述目前后量子加密算法的主要实现方法:基于哈希、基于编码、基于格和基于多变量,分析了各自的安全性,签名参数及计算量的特点以及后期的优化方向。PQC算法在硬件实现上的挑战其一是算法规范的数学复杂性,这些规范通常是由密码学家编写的,关注的重点是其安全性而非实现的效率,其二需要存储大型公钥、私钥和内部状态,这可能会导致不能实现真正的轻量级,从而降低硬件实现的效率。本文重点介绍了目前后量子加密算法的硬件实现方式,包括PQC硬件应用程序编程接口的开发,基于HLS的抽象实现和基于FPGA/ASIC平台的硬件实现。PQC方案的硬件化过程中不仅需要算法的高效实现,同时需要抵抗针对硬件结构的侧信道攻击。侧信道攻击可以通过来自目标设备泄露的相关信息来提取密码设备的密钥。本文讨论了后量子加密算法在具体实现和应用中受到侧信道攻击类别和防御对策。     

基于图形处理器的模糊C均值聚类分割算法

针对模糊C均值聚类图像分割算法运算量大、难于实时处理的问题,提出了一种基于图形处理器的加速算法。通过分析模糊C均值聚类算法各阶段可以并行处理的运算部分,利用计算统一设备架构软硬件结构,分别将隶属度矩阵计算、聚类中心计算和像素按隶属度归类3个部分改造成适合图形处理器硬件并行运行的形式。实验结果表明,相对于CPU串行算法,基于图形处理器的加速算法效率提升明显。鉴于大多数图像处理算法均具有可并行处理的部分,利用图形处理器进行加速具有普适性。     

混沌参数调制下RSA数据加密算法研究

随着网络信息通讯技术的发展,信息数据的通讯安全成为信息化网络信息数据通讯过程中的重要问题。面对大量侵入程序与数据漏洞的威胁,一套强有效的数据加密算法成为数据研究领域的研究方向。RSA数据加密算法作为如今常用的安全性最高的算法,在大数据动态数据节点混沌排列的条件下,无法有效保证数据的加密安全。混沌参数下,出现加密逻辑断裂、溢出、数列逆排等严重的算法漏洞。对此,提出混沌参数调制下RSA数据加密算法研究,采用混沌参数特征处理单元、特征序列逻辑控制单元与混沌FIE-RSA算法,对传统RSA加密算法存在的问题进行针对性解决。通过仿真实验证明,提出的混沌参数调制下RSA数据加密算法研究中,采用的一系列方法具有加密处理响应速度快、处理运算时间短、加密安全度高、反破解性能强等特点。     

Enhanced molecular dynamics performance with a programmable graphics processor

Design considerations for molecular dynamics algorithms capable of taking advantage of the computational power of a graphics processing unit (GPU) are described. Accommodating the constraints of scalable streaming-multiprocessor hardware necessitates a reformulation of the underlying algorithm. Performance measurements demonstrate the considerable benefit and cost-effectiveness of such an approach, which produces a factor of 2.5 speed improvement over previous work for the case of the soft-sphere potential.     

基于MPSoC并行调度的矩阵乘法加速算法研究

矩阵乘法是数值分析以及图形图像处理算法的基础,通用的矩阵乘法加速器设计一直是嵌入式系统设计的研究热点。但矩阵乘法由于计算复杂度高,处理效率低,常常成为嵌入式系统运算速度的瓶颈。为了在嵌入式领域更好地使用矩阵乘法,提出了基于MPSoC(MultiProcessor System-on-Chip)的软硬件协同加速的架构。在MPSoC的架构下,一方面,设计了面向硬件约束的矩阵分块方法,从而实现了通用的矩阵乘法加速器系统;另一方面,通过利用MPSoC下的多核架构,提出了相应的任务划分和负载平衡调度算法,提高了并行效率和整体系统加速比。实验结果表明,所提架构及算法实现了通用的矩阵乘法计算,并且通过软硬件协同设计实现的多核并行调度算法与传统单核设计相比在计算效率方面得到了显著的提高。     

基于TMS320C6x的双波段图象高速融合系统

对自主研制的，以TMS320C6201数字信号处理器（DSP）为核心处理器的高速图象融合系统的设计与实现方案进行了完整描述，并着重讨论了双通道数字图象融合处理硬件系统设计中的特殊问题，由于采用了最新的高性能DSP以及硬件结构优化设计，该系统可以灵活地应用多种融合算法来实现可见光-长波红外双通道数字图象的实时或准实时融合处理，并具有手动像素平移配准功能，可以较好地解决多尺度图象融合算法的大数据量计算处理与硬件系统实时性要求之间的矛盾，为实用化的多通道实时图象融合处理机的研制工作奠定了良好的技术基础。     

多媒体会议中的快速实时自适应混音方案研究

多媒体会议中多点控制单元(multi-point controlling unit,简称MCU)在多点会议中提供音频、视频和数据等的集中处理能力,其中音频处理能力是最基本的,也是实时性要求最高的要素.针对多点多媒体会议的实际应用需求,归类并分析了多种自适应多点语音混合处理方案,提出了采用自对齐加权的高性能混音方案.该方案不使用在实时多媒体处理中广泛运用的饱和运算,所以不引入新的噪声,因而具有较低的算法复杂度,其混合处理结果具有良好的听觉主观舒适感.同时,这套方案具有较好的并行处理特性,使用DSP等硬件较易实现,可以广泛应用在多媒体会议系统的实现中.