On Using Exponential-Golomb Codes and Subexponential Codes for System-on-a-Chip Test Data Compression

We examine the use of exponential-Golomb codes and subexponential codes can be used for the compression of scan test data in core-based system-on-a-chip (SOC) designs. These codes are well-known in the data compression domain but their application to SOC testing has not been explored before. We show that these codes often provide slighly higher compression than alternative methods that have been proposed recently.     

An Efficient Test Data Compression Technique Based on Codes

提出了一种新的测试数据压缩/解压缩的算法,称为混合游程编码,它充分考虑了测试数据的压缩率、相应硬件解码电路的开销以及总的测试时间.该算法是基于变长-变长的编码方式,即把不同游程长度的字串映射成不同长度的代码字,可以得到一个很好的压缩率.同时为了进一步提高压缩率,还提出了一种不确定位填充方法和测试向量的排序算法,在编码压缩前对测试数据进行相应的预处理.另外,混合游程编码的研究过程中充分考虑到了硬件解码电路的设计,可以使硬件开销尽可能小,并减少总的测试时间.最后,ISCAS 89 benchmark电路的实验结果证明了所提算法的有效性.     

一种基于编码的低硬件开销的测试数据压缩方法

提出了一种新的测试数据压缩/解压缩的算法,称为混合游程编码,它充分考虑了测试数据的压缩率、相应硬件解码电路的开销以及总的测试时间.该算法是基于变长-变长的编码方式,即把不同游程长度的字串映射成不同长度的代码字,可以得到一个很好的压缩率.同时为了进一步提高压缩率,还提出了一种不确定位填充方法和测试向量的排序算法,在编码压缩前对测试数据进行相应的预处理.另外,混合游程编码的研究过程中充分考虑到了硬件解码电路的设计,可以使硬件开销尽可能小,并减少总的测试时间.最后,ISCAS 89 benchmark电路的实验结果证明了所提算法的有效性.     

基于共前缀连续长度码的测试数据的压缩和解压方法

为减少测试数据存储量。提出了一种省略FDR码前缀的变一变长度压缩码．称之为共前缀连续长度码CPRL（Co—Prefixal Run Length）。压缩过程分两步，先对测试集差分运算．然后采用CPRL码编码差分向量。它的解压体系结构由一个解码器和循环扫描寄存器CSR（Cyclical Scan Register）组成。针对ISCAS-89基准电路硬故障集的实验结果表明，该方法是一种非常高效的压缩方法。     

ATE测试成本优化

多点测试是降低片上系统测试成本的有效手段,目前支持多点测试的ATE(自动测试设备)越来越多。多点测试通过并行测试多个芯片降低了测试成本,但是如何选择多点测试使得测试成本最低,需要综合考虑多方面因素,包括ATE成本、芯片的测试策略等。文中从ATE出发,建立芯片的测试成本模型,通过该模型获得了最佳测试方案。     

航空电子自动测试设备的开发与实现

简要说明了组建通用航空电子自动测试设备的基本要求和目标．描述了典型测试设备的应用现状．介绍了ATE测试设备的组成、PAWS软件平台的组成和体系结构,以及ATLAS语言的语言特征,探讨了用PAWS开发自动测试系统的方法,并举例详细说明了在测试程序集TPS开发中的资源描述和自动资源配置过程．展望了ATE的未来发展趋势．     

Verigy 93000 SoC测试系统及测试中偏置电流的实现

Verigy 93000 SoC测试系统是一个低成本、可扩展的单一测试平台,它是满足SoC全面发展需要的芯片测试系统解决方案.概括介绍了93000自动测试系统(ATE),并讨论了其偏置电流的实现方法.     

Test Wrapper and Test Access Mechanism Co-Optimization for System-on-Chip

Test access mechanisms (TAMs) and test wrappers are integral parts of a system-on-chip (SOC) test architecture. Prior research has concentrated on only one aspect of the TAM/wrapper design problem at a time, i.e., either optimizing the TAMs for a set of pre-designed wrappers, or optimizing the wrapper for a given TAM width. In this paper, we address a more general problem, that of carrying out TAM design and wrapper optimization in conjunction. We present an efficient algorithm to construct wrappers that reduce the testing time for cores. Our wrapper design algorithm improves on earlier approaches by also reducing the TAM width required to achieve these lower testing times. We present new mathematical models for TAM optimization that use the core testing time values calculated by our wrapper design algorithm. We further present a new enumerative method for TAM optimization that reduces execution time significantly when the number of TAMs being designed is small. Experimental results are presented for an academic SOC as well as an industrial SOC.     

基于遗传算法的测试访问机制最优化

讨论了使测试访问机制最优化的几个问题,然后试着采用遗传算法来解决这些问题,在两个SoC上用遗传算法进行实验,把实验结果与采用整数线性规划方法(Integer Linear Programming,ILP)的结果进行比较可以发现效果改善的很明显。实验结果说明采用遗传算法对测试访问机制进行最优化处理的效果要好于ILP。     

基于硬件规范信息的测试设备设计

在介绍一种多对象适用自动检测设备硬件结构的基础上,详细叙述了该自动检测设备应用软件设计时将被测对象信息、检测设备硬件平台同被测对象间的硬件关联信息相对于测控程序进行分离并规范的思路及方法。通过硬件规范信息库的构建,该自动测试设备测控程序大大地减少了对检测设备与多被测对象硬件的关联性,具有一对多、易于扩充的优点。     

基于LXI总线的自动测试系统方案设计

为了满足军用自动测试系统准确度要求高、测量点多、实施性强的特点,实现提高测试准确度、简化硬件电路设计的目的,采用了基于LXI总线的数字化测试系统方法,做了将数字万用表L4411A和多路开关L4421A应用于ATE的实验。获得了实时性好,准确度高,简化硬件设计的结果,得到了基于LXI总线的数字化测试系统方案很好地满足了军用ATE系统需求的结论。     

基于谱分析下的时间序列的平稳性检验

将时间序列分为S个子序列片断，用周期图方法估计时间序列的谱密度，在此基础上用3σ原理和两因素方差分析比较各子序列的异同，用以分别检验时间序列的均值函数和协方差函数的平稳性。较其它方法避免了复杂的计算，同时给出了检验统计量和判别准则，克服了人为主观因素的影响。     

一种基于时间序列的RFID供应链数据分析方法

通过挖掘海量RFID(Radio Frequency Identification)数据来优化供应链已经成为一个研究热点.本文针对供应链流通中出现的若干周转异常并且难以发现的问题,提出了一种基于时间序列的RFID供应链数据分析方法.将供应链的RFID数据统一成反映各环节周转状况的时间序列格式,然后通过分段趋势分解方法分解提取的时间序列数据,并根据分解后的随机项建立阈值来判断数据是否异常,从而建立相应的时间序列分析模型;最后基于模型检测数据异常.通过多样本和多数据集的实验检测,结果表明这种方法有效并具有较高的效率.     

基于虚拟仪器的导航接收机自动测试系统设计

针对卫星导航接收机现有测试设备测试仪器分散、连接复杂、自动化程度低、耗费高等问题。本文设计了一种基于虚拟仪器技术的卫星导航接收机自动测试系统,通过PXI总线的工控机及高效的接口适配器为硬件平台采集接收机板的输出信号。上位机软件采用LabVIEW,对采集到的数据进行处理、显示及结果保存。该系统具有易操作、测试精度高、便于扩展、通用性强等优点,极大地提高了复杂系统的测试效率。     

用AHP方法优化电子装备测试点的BITE与ATE分配

针对故障诊断中测试冗余、测试资源分配不合理的问题,首先用解析冗余关系(ARRs)优选出测试点;分析了影响测试资源选择的因素,用层次分析法(AHP)建立了评价指标集的递阶层次结构,确定了各指标的综合权重,最后用模糊综合决策方法实现了测试点的BITE与ATE分层优化,对提高电子装备的诊断能力、降低测试费用具有指导意义。     

行波管自动测试设备控制与保护系统

介绍了一种行波管自动测试设备控制与保护系统,系统采用工业控制计算机(简称工控机)作为主控平台,单片机电路作为实时控制与保护下位机,提供行波管高压电源所需的电压基准和调制器所需的定时信号,实现电路各项数据的采样保护.工控机软件采用Visual Basic语言编程,下位机软件采用C语言编程,软件结构模块化设计,通过友好的操作界面对行波管进行自动测试.     

利用拟合优度检验的NPLSC-DSSS信号伪码盲估计

针对非周期短码扩频长码加扰直扩(NPLSC-DSSS)信号的伪码估计问题,该文首先给出了m序列三阶相关函数(TCF)共同峰理论和NPLSC-DSSS信号TCF估计量的概率函数。其次,利用TCF峰的共轭系特性构建了TCF峰值序列,提出了TCF共同峰检测的二元假设模型和利用拟合优度检验的TCF共同峰精检测算法。同时,为提高伪码估计性能,该文利用正反向TCF三阶相关峰性质和共轭系TCF峰值点累加和递增性质排除大量伪峰。最后通过矩阵斜消法实现长短伪码的盲估计。仿真结果表明,该文方法在低信噪比条件下能够有效估计NPLSC-DSSS信号的伪随机码。     

基于UML模型和OCL约束的类间交互测试用例生成方法研究

 面向对象所具有的类、封装、继承、动态连接等特性,使得面向对象测试步骤的划分以及测试策略的选择有别于传统的测试思想.本文针对面向对象软件的特点,采用基于模型的软件测试方法,对UML(United Model Language)设计模型中的顺序图添加OCL(Object Constraints Language)约束,做类间交互的软件测试.本文提出执行图EG生成算法,将顺序图SD转换为执行图EG,解决UML2.0顺序图新增特性中的alt、loop、opt、break四种常见组合片段及其嵌套和多态性问题;为得到最小完备的测试路径,本文提出了EG的遍历策略和测试路径生成算法;最后,根据测试路径确定测试场景,并删除无效场景,生成测试用例.经实验验证,此方法可以基于UML顺序图与OCL约束进行系统地测试.     

一种基于KS检验的时间序列非线性检验方法

检验统计量的选取将对时间序列非线性检验的结果产生重要影响。该文在采用打乱相位法产生替代数据后,引入了一种非参数检验Kolmogorov-Smirnov 检验(简称KS检验)作为检验统计量。通过对各类信号的数值实验及与传统使用的高阶自相关量以及时间反演不可逆量对比结果表明,KS检验是一种有效、稳定的非线性检验统计量,对噪声信号具有较强的抗噪能力,而对非线性信号具有较高的敏感性。     

基于PXI总线的自动测试系统设计

针对电子设备的测试需求、系统开放性和可扩展的要求,开发了一种基于PXI总线的自动测试系统。详细说明了此系统的硬件构成和软件设计方法。该系统以PXI内嵌主控计算机为核心,以LabVIEW软件为开发环境,并综合运用标准接口和总线技术来实现系统的综合设计。系统具有良好的人机交互界面,在使用过程中运行稳定可靠、测试效率高、使用维护方便。