一种高速大容量图像存储装置的关键技术研究

针对高速图像采集存储要求,设计一种高速大容量存储装置。该装置以FPGA为主控芯片,以FPGA内部集成的高速串行收发器Rocket I/O GTP作为图像数据接收单元,通过FPGA控制MCB硬核操作2片DDR2 SDRAM构成兵乓缓存单元,以32片NAND FLASH组成的阵列为存储单元,采用交叉双平面页编程技术对FLASH进行数据存储。实现了对3个速率为50 MB/s的图像通道数据实时采集存储。通过对FLASH阵列中的图像数据进行回读分析,测试结果无误,验证了系统功能的有效性和可靠性。     

Altera Stratix Ⅱ GX面向高速串行收发器应用

收发器在无线、联网、宽带、测试测量以及存储市场上的应用日益扩大,需要传送大量数据以及新兴的各种传输协议推动了这种发展趋势。Altera认为,在今后的三年中,单通道收发器协议要求的最佳范围为3.125Gbps~6.375Gbps。基于此,Altera在与Stratix FPGA相同的突破性架构中集成了高速的串行收发器,推出了满足高速设计需求的90nm Stratix GX器件。Stratix GX器件含有4~20个低功耗收发器,可在整个622Mbps-6.375Gbps数据速率范围内工作。器件中的等价逻辑单元高达132540个,片内存储器达到6.7Mb,可满足对存储器要求较多的应用。该器件具有易…     

基于FPGA的多通道高速数据采集存储器设计

提出了一种基于FPGA的遥测系统数据存储器的设计,并详细介绍了其工作原理。在设计中特别采用了模拟信号与数字信号混合编帧的新方法,并结合2片Flash芯片进行备份存储,实现了对2路音频信号、2路图像信号以及1路高速图像PCM码流的采集和存储。经实际应用,证明了该系统的可行性及有效性。     

基于FPGA的WIM压电式车辆动态称重信号采集系统的设计

为解决汽车动态称重系统中，实现多通道称重传感器信号采集的问题，设计了一款基于“FPGA”的WIM压电式车辆动态称重传感器的多通道高速数据采集系统，该数据采集系统可实现对多车道动态称重传感器信号的同步采集、存储、传输和处理。采用FPGA作为信号采集单元，带有2片2G的高速数据存储SDRAM模块用于多通道的数据存储；采用分辨率为16位，采样率为1Msps的AD采集模块，设计可实现最多16通道的信号采集。上位机系统中搭载嵌入式操作系统，用于完成动态称重的信号处理，其通过PCIe总线可实现与FPGA的数据传输。经过实验验证，该数据采集系统可同步实现16通道，车辆以最高120Km/H时速行驶通过压电式动态称重传感器的信号采集、存储和处理。     

高速高性能数据采集系统的实现方法

介绍了AD9240和FPGA在高速、高性能数据采集系统中的应用方法,讨论了如何运用多片高速A/D变换器AD9240同时对多路模拟信号进行数据采集,以及使用现场可编程逻辑器件FPGA实现时序控制和实时数据存储的方法,给出了构成数据采集系统的基本原理框图和测试结果。介绍的数据采集系统具有极佳的性能和广泛的适用性。     

一种用于水下测试的可扩展高速固态存储系统设计

针对水下测试数据采集的高速、可靠性等存储要求,本文设计了一种可扩展高速固态存储系统。系统固态存储单元使用FPGA控制FLASH构建存储阵列,同时结合DDR技术和流水线设计相结合的方法来提高其存储速度。系统接口采用用于高速数据传输的FMC接口,其具有多对吉比特接口信号引脚,结合板间高速视频数据的传输使用FPGA高速串行接口技术（Aurora协议）,使系统能扩展多个存储BANK。实验结果表明该系统能可靠的提高系统的存储速度和容量存储并不丢失数据。     

多通道高速滑行数据记录设备的设计及实现

为了对导弹引信滑轨实验中各路信号进行高速记录、存储，设计了多通道高速滑行数据记录设备，该系统主要由记录设备、远程读数装置及数据分析软件组成，记录设备以FPGA为控制单元，分别对引信的遥测信号和信噪比信号进行实时并行接收，经FPGA进行数据混合编帧后存储在FLASH芯片中，该存储过程采用2级片外流水线页编程技术提高存储速度，装 置回收后，上位机采用多线程技术高速读取数据并进行分析，经过测试，该记录设备在复杂环境下能够准确接收各类数据，FLASH存储速率达到15Ｍｂｙｔｅ/ｓ，上位机读取速率达到16.5Ｍｂｙｔｅ/ｓ，数据回放完整，已应用于某导弹引信滑轨实验中。     

基于FPGA的中频信号采集系统的设计

为了方便实现试飞试验过程中的试验和分析,利用大多机载设备都设计预留的模拟中频监测输出口,根据软件无线电的设计思想,设计实现了基于FPGA的机载设备中频信号采集系统.系统以FPGA器件Cyclone Ⅱ EP2C35F672I8作为核心处理芯片,利用单片FPGA实现了高速数据流的数据缓存、高速数据存储以及CPCI总线数据...     

基于FPGA的水声信号采集与存储系统设计

为实现对水声信号的多通道同步采集并存储,提出了一种基于FPGA的多通道信号同步采集、高速大容量实时存储的系统设计方案,并完成系统的软硬件设计。该系统的硬件部分采用模块化设计,通过FPGA丰富的外围接口实现模块间的数据交互,软件部分采用VerilogHDL硬件描述语言进行编程,能够灵活的实现信号的采集及存储。实际应用表明,该设计具有功耗低,可高速实时存储,存储容量大,通用性强,易于扩展升级等特点。     

基于FPGA的高速数据采集系统设计

为了在提高数据采集卡的速度的同时降低成本,设计了一种应用流水线存储技术的数据采集系统。该系统应用软件与硬件相结合的方式来控制实现,通过MAX1308模数转换器完成ADC的转化过程,采用多片Nandflash流水线数据存储模式对高速采集的数据进行存储。搭建硬件电路,并在FPGA内部通过编写VHDL语言实现了采集模块、控制与存储模块和Nandflash存储功能。调试结果表明,芯片的读写时序信号对应的位置准确无误,没有出现时序混乱,且采集速度能保持在10 Mb/s以上。系统实现了低成本、高速多路采集的设计要求。     

高速大容量固态存储系统的设计

大容量存储系统是高速数据采集和其他应用中非常重要的一个组成部分,主要包括存储器控制和数据存储。本文通过使用FPGA(现场可编程门阵列)成功地实现了数据采集过程中相对低速的Flash存储器对高速和超高速实时数据的存储。FPGA既可作为高速输入数据传输到Flash中间的缓存,又可实现对存储器的读写、擦除等操作时序的控制。该设计已在应用电路中得到了验证。文章最后给出了所测电路板在逻辑分析仪上观察的数据和仿真的部分结果。     

基于DSP和FPGA的高光谱图像处理系统设计

针对高光谱图像的处理系统需要具有数据吞吐率高、处理速度快及存储量大等特点,设计了一套以DSP和FPGA为核心处理器的嵌入式高光谱图像处理系统．系统采用USB接口10方式,选用TI公司TMS320C6000系列DSP和Altera公司的CycloneⅡ系列FPGA作为核心器件．首先给出了硬件实现总体框图,然后介绍了所采用的芯片,并详细叙述了FPGA周围电路的连接及系统工作原理,最后利用高光谱图像目标识别算法对系统加以验证．     

多路高速光纤图像传输系统设计及实现

设计了基于内嵌高速收发器RocketIO的现场可编程门阵列(FPGA)的多路光纤图像传输系统,能够对Camera Link接口模式的高速大容量图像数据进行实时传输。详细给出了系统总体结构设计、硬件实现中需要注意的问题和若干关键的软件功能模块,包括并口转换模块、图像传输控制逻辑和RocketIO的设计和配置。实验显示传输系统的三通道有效数据传输速率达7.2Gb/s,传输线路稳定可靠,满足光电探测设备对传输带宽的需求。     

基于FPGA的DDR内存条的控制

随着数据存储量的日益加大以及存储速度的加快,大容量的高速存储变得越来越重要。内存条既能满足大容量的存储又能满足读写速度快的要求,这样使得对内存条控制的应用越来越广泛。首先介绍了内存条的工作原理,内存条电路设计的注意事项,以及如何使用FPGA实现对DDR内存条的控制,最后给出控制的仿真波形。     

基于嵌入式微处理器和FPGA的高精度测频设计

根据等精度测频原理,设计实现了基于嵌入式微处理器SEP 3203和FPGA的测频系统,给出了系统的硬件组成和软件设计流程。在一片FPGA上实现宽范围、高集成度、高速、高精度和高可靠性的频率测量和数据处理,并和嵌入式微处理器SEP 3203实现通信,达到了将嵌入式微处理器灵活的控制功能与FPGA器件的有机结合。最后给出该设计方案的实际测量结果,达到了较高的频率测量精度。该系统已经应用于一款无纸记录仪中。     

基于FPGA的高速大容量固态存储设备设计

采用大容量的固态Flash作为存储介质,用FPGA作为存储阵列的控制器,设计了高速大容量的存储板卡,实现了数据采集过程中用相对低速的Flash存储器存储高速实时数据.FPGA既可作为高速输入数据传输到Flash中的缓存,又能实现对存储器的读写、擦除等操作时序的控制.给出了读写Flash的时序,并实现了通过工控机CPCI总线对存储器的数据读取.     

Design of an Embedded Arabic Optical Character Recognition

This work presents an embedded Arabic OCR system. The proposed system is compact and portable which make it useful for many applications such as blind assistance and language translation. OCR system consists of the sub-systems: image acquisition, pre-processing, segmentation, feature extraction, classification, and post- processing. For each sub-system there are several of algorithms and techniques to be implemented. Working with PCs gives the designer freedom to select the algorithms and techniques according to the required performance, reliability and reusability. However with the embedded systems we are facing many problems and challenges. Such challenges are associated with memory, speed, and computational power. FPGA is selected as the hardware platform for realizing that recognition task. An OCR system is designed and implemented on PC. Then this system is transferred to FPGA after a set of optimization procedures. Utilizing the features of FPGA technology, Hardware / Software co-design is accomplished on an FPGA board. In that design the systems is partitioned into software modules and hardware components to get the advantages of software flexibility and hardware speed. A database of 3000 Arabic characters is used to train and test the performance of the system. The effects of changing the number of features and classification parameters on accuracy, memory and speed are measured. Design points are selected in order to improve the memory required, speed and computation power without affecting the accuracy.     

基于Xilinx PCI Express Core的高速DMA读写设计

本设计在基于Xilinx Virtex-6 FPGA内嵌PCI Express Core的基础上,实现了由PCI Express板卡主动发起的DMA读写,可完成PC和PCI Express板卡之间数据的高速传输。该设计已经在Xilinx评估板ML605上完成调试验证,DMA写内存速度稳定可达1 520 MB/s,满足了高速存储系统的要求。     

基于FPGA的高速数据采集存储系统设计

针对飞行器在飞行状态下需要对外部环境进行识别和参数记录任务,提出基于FPGA的高速数据采集存储方案。通过对AD9254芯片前端电路进行合理设计,实现其对视频信号的高速采集,采样速率为132 Msample/s。利用FPGA静态仿真实现逻辑控制的修正,解决了因内部时钟传输占空比失真而导致误码产生的问题。数据存储采用二级流水线的操作方式,写速率可达62 Mbyte/s。系统设备经地面联试试验已成功应用于工程实践,具有较高的可靠性和稳定性。     

声纳信号处理中UDP协议数据传输研究与设计

为了在声纳系统中通过以太网口进行大批量、高速率的数据传输处理,在FPGA中硬件实现了嵌入式UDP协议栈,完成了架构设计、软件仿真验证及硬件实现。用FPGA硬件实现UDP协议栈,加速了网络数据处理能力,使信号传输速率达到了80MB/s,实现了千兆级通信,很好地提高了声纳系统中数据传输速率和系统性能。同时,用FPGA硬件实现UDP协议,栈减小了PCB版图面积和布局布线复杂度,提高了开发效率,有效地降低了开发成本。