Tensilica HiFi2音频DSP支持DRM解码器

TensiliCa宣布,即将推出基于HiFi2音频DSP的DRM解码器,设计人员可以很方便地集成HiFi2引擎到SOC设计中。该解码器基于杜比源码开发且通过了杜比实验室验证。数字无线电系统设计者只需要一个处理器内核（TensilicaHiFi2音频DSP）就可以支持世界各地数字无线电接收器中的音频解码标准。TensilicaHiFi2音频DSP已支持四个地面和卫星数字无线电标准,     

HDTV信源解码器

本论文提出一种基于TMS320C6701 DSP实现HDTV信源解码器的方案。用C6701实现系统控制、解复用、AC-3音频解码,用STi7000视频解码。与现有的HDTV信源解码方案相比,本方案将核心芯片由三片(系统控制+解复用、视频解码和音频解码)减少到两片,有利于系统集成,代表了HDTV信源解码器的发展方向之一。     

面向SoC的数字音频解码系统设计方法

提出了一种将软件编程的灵活性和硬件模块的复用性相结合的设计方法,实现兼容多个音频解码的嵌入式音频解码系统.以软硬件协同设计的思想实现系统设计,建立了合理的系统框架和音频子系统的软硬件划分方案.本解码系统完成了实时音频解码,又保证标准音频解码器的精度要求.该设计方法通过了RTL验证和ADS(ARM Developer Suit)软件仿真,并在ARM7(Samsung SC4480)和Xilinx Vertex Ⅱ FPGA(XC2V2000-6BG575C)的联合平台上得到了实时验证.达到了设计效果.     

一种新型数字SDTV信源解码器的实现

本文实现了以专用芯片STi5518为核心器件的SDTV信源解码器.该解码器可配接不同制式的前端,组成完整的机顶盒方案;可对符合MPEG-2的视频流进行解码;可对AC-3或MPEG两种音频解码;另外,本系统还实现了硬盘录像和条件接收两个有特色的功能.本文重点叙述该信源解码器的硬件设计和实现原理.     

霍夫曼解码器的设计及在MP3解码中的应用

变长编码技术(VLC)是在图像、视频和音频数据压缩中应用的一项主要技术。本文主要讨论一种主要的变长编码技术——霍夫曼编码及其解码器的硬件实现方法。作为MP5解码器中一个重要的模块,霍夫曼解码器的实现方法关系到整个芯片的实时解码目标能否实现。我们采用平行解码的方式来实现设计,利用查找表(LUT)的方式在较短的时钟周期内完成一个码字的解码。     

嵌入式系统HDTV信源解码器

本论文提出一种基于TMS320C6701DSP实现HDTV信源解码器的方案。用C6701实现系统控制、解复用、AC－3音频解码，用STi7000视频解码。与现有的HDTV信源解码方案相比，本方案将核心芯片由三片（系统控制＋解复用、视频解码和音频解码）减少到两片，有利于系统集成，代表了HDTV信源解码器的发展方向之一。     

数字音频解码器的设计与分析

针对目前数字音频解码器不能对现有主流有线无线数字信号全部解码、信噪比不够等问题,通过蓝牙CSR8675、AK4113、PCM1795等硬件解码模块,设计制作集蓝牙、USB数字信号、数字同轴信号、数字平衡信号及数字光纤音频信号等于一体的解码器,一站式解决有线无线主流信号解码;通过串联稳压电源给解码器供电,减小电源纹波,提高信噪比;使用STC单片机实现数字音频解码器按键音源切换、显示等智能控制,具有较高的市场推广价值.     

DAB+音频解码器中TNS模块优化设计及硬件实现

时域噪声整形技术被广泛地应用于各种感知音频编解码方案中,能有效地消除由量化噪声所产生的预回声现象。由于数字音频广播音频解码器(HE-AAC v2)算法复杂、运算量大,目前多采用DSP或嵌入式软件方式实现,本设计基于数字音频广播音频解码纯硬件系统,通过对时域噪声整形(TNS)解码算法的优化,以极低的硬件代价完成了时域噪声整形全硬件解码模块设计,具有高硬件资源利用率、低复杂度、高解码效率等特点。     

DRA算法及其实时解码器设计

DRA是一种新的音频编解码标准,其在每声道64 Kbit/s时重建的音质达到ITU-R规定的"人耳不可识别损伤"的主观音质评定.研究了DRA的编码与解码原理,在对解码算法进行了优化的基础上.设计并实现了基于PXA270平台的DRA实时解码器.主观听音测试结果表明.该解码器音质良好.满足实时解码应用的要求.     

基于MIPS平台的 MPEG-4 AACplus v2解码器的实现

介绍了MPEG-4 AACplus v2解码器的基本原理和MIPS平台HTK HSB1101的原理与应用,给出了MPEG-4 AACplus v2解码器在MIPS平台HTK HSB1101上的实现方案。在保证解码质量和实时解码要求的情况下,结合HTKHSB1101平台的特性,对解码器在软件代码和处理器方面进行了优化。实验结果表明,与标准算法相比,该解码器在确保音频解码质量的同时,提高了解码速度,满足了解码实时性要求,也为视频解码和其他应用提供了足够的处理空间。     

AVS中可变长解码器的硬件设计

AVS是我国自主制定的音视频编码技术标准。简要介绍AVS标准视频压缩部分的特点,重点研究AVS可变长熵解码的原理和技术方法并进行优化,主要采用并行解码结构以达到实时解码。在此基础上提出了一种针对AVS视频编码标准的变长码——指数哥伦布码解码的硬件设计结构,最后给出实现该硬件结构对应FPGA实验仿真结果。     

流水线式LDPC译码器的FPGA设计与仿真

LDPC码在深空通信中有很好的实用价值,同时LDPC码也被广泛应用于光纤通信、卫星数字视频和音频广播等领域。针对LDPC译码器提出一种新的设计思路,将流水线思想从译码算法本身扩展到译码器的整体设计中,设计出可以多帧并行且结构简单的译码器,最后从吞吐量和资源消耗两方面进行仿真验证。     

基于FPGA的高效CTC译码器设计与实现

讨论了基于增强型Max-log-MAP算法的高效CTC译码器的FPGA实现方案,使译码器在较低复杂度的前提下具有较高的性能。建立了C语言软件仿真平台下对算法的整体编译码过程进行了验证。在用FPGA实现时,对译码器进行了模块划分,通过对算法流程分析,通过优化设计,采用了交织器、滑动窗等技术提高了译码速度,减少了译码所需的存储量。整个设计用VerilogHDL语言描述,最后成功在Altera的CycloneII进行了FPGA实现。     

基才ARM平台的MP3软解码算法研究与实现

为了减少功耗与降低成本,根据ARM芯片对C语言良好支持的特点,在深度剖析MP3解码算法、分析C语言在ARM芯片上编程的优化方法的基础上,通过软件形式实现MP3音频解码器,使一些无硬件解码器支持的ARM嵌入式系统完成MP3解码任务,从而实现基于ARM的嵌入式系统的MP3软解码器,可以有效地降低系统功耗,提高解码效率,更好地扩展和增强便携嵌入式系统多媒体功能。     

一种乘积码译码器设计方案的研究

介绍了一种乘积码迭代译码器的硬件设计方案。基于软判决译码规则,使用VHDL硬件描述语言,提出了基于Modelsim6.Oa仿真平台的两维乘积码的EDA实现方法,给出了仿真波形,迭代次数为四次时最大译码速率可达到50Mbit/s,并通过了在Xilinx公司的FPGA芯片XC2S200上的综合验证实验。该译码器的功能仿真和硬件实现都证明了这种方案的可行性和正确性。     

基于无冲突多项式交织器的高速并行Turbo解码器

提出了基于高次多项式无冲突交织器的Turbo码并行解码的优化实现方法,解码器采用MAX-Log-MAP算法,完成了从Matlab算法设计验证到RTL设计、FPGA验证,并在LTE无线通信链路中验证.设计的Turbo并行高速解码器半次迭代的效率为6.9 bit/cycle,在最高迭代为5.5次、时钟频率为309MHz下,达到207Mb/s的吞吐率,满足高速无线通信系统的要求,交织和解交织采用存储器映射方法.该设计节约了计算电路和存储量.     

800Mbps准循环LDPC码译码器的FPGA实现

本文提出了一种适用于准循环低密度校验码的低复杂度的高并行度译码器架构。通常准循环低密度校验码不适于设计有效的高并行度高吞吐量译码器。我们通过利用准循环低密度校验码的奇偶校验矩阵的结构特点,将其转化为块准循环结构,从而能够并行化处理译码算法的行与列操作。使用这个架构,我们在Xilinx Virtex-5 LX330 FPGA上实现了(8176,7154)有限几何LDPC码的译码器,在15次迭代的条件下其译码吞吐量达到800Mbps。      

一种可变码长码率QC-LDPC编译码芯片设计与实现

提出一种可变码长码率QC-LDPC编解码芯片结构,并进行了硬件实现,包括基于循环移位矩阵向量乘法器的编码模块和基于部分并行循环迭代译码结构的译码模块.对该QC-LDPC编解码器的性能评估结果表明：采用该结构的编解码器性能优良,实现复杂度低,数据吞吐率高.在此基础上,采用90nm CMOS工艺,对QC-LDPC编解码器进行了逻辑综合和版图设计,芯片版图面积为15mm2,功能和性能指标满足设计要求.     

MP3／AAC解码器中Huffman硬件加速器设计与实现

Huffman解码是感知音频解码过程的重要部分。软件实现Huffman解码运算,计算速度慢、功耗高,采用硬件实现的方法,设计并实现了一个兼容MP3与AAC标准的Huffman解码硬件加速器。采用十六叉树搜索算法．在存储空间增加不大的情况下,有效减少了Huffman码字的搜索深度,简化寻址操作,加快了搜索速度。通过直接外设访问的接口设计,该硬件加速器还可快速进行音频码流的数据读取。在XilinixFPGA上的功能和性能验证表明。该Huffman硬件加速器可成功应用于MP3和AAC解码器。