砷化镓的稳态液相外延生长

为了生长厚的、掺杂均匀的外延层,研究了稳态液相外延生长法。本文阐述了生长不均匀问题的结果。为了得到良好的热均匀性,采用了圆柱形对称的垂直外延系统。所观察到的生长速率同温度梯度、生长温度和衬底相对于溶液位置的影响有关。当衬底放在溶液的顶部时,认为外延层厚度不均匀的主要原因是对流,而不是组份过冷、热不均匀性或者扩散。观察到生长速率比由扩散理论预计的大二个量级。当衬底放在溶液的底部时,观察到了扩散限制生长。厚度的变化由边缘效应控制。     

平板式外延炉大尺寸硅外延层的均匀性调控

硅外延层是在硅单晶抛光衬底上采用化学气相沉积方法生长的一层单晶硅薄膜。本实验以150 mm的大尺寸硅抛光片为衬底生长高均匀性外延层，结合傅里叶变换红外线光谱分析（FT-IR）、电阻率测试仪等测试设备对外延层电学参数进行了分析。对平板式外延炉的流场、热场与厚度、电阻率均匀性的相互作用规律进行了研究，最终制备出表面质量良好、片内和片间不均匀性小于1%的外延层。     

同质外延硅汽相淀积法的改进

硅外延淀积工艺的重点在于生长突变结和改善外延层的径向厚度和电阻率均匀性。外延层的载流子迁移率和寿命取决于晶体完整性。衬底表面及其晶向对外延淀积有影响。讨论了有利于得到无缺陷的外延硅,有利于集成电路制备,诸如结隔离和介质隔离的方法。最后给出了有关汽相淀积同质外延硅的参考文献。     

6英寸高均匀性P型硅外延片的工艺研究

主要进行了6英寸(152.4 mm)高均匀性P型硅外延片的生产工艺研究。利用PE-2061S型桶式外延炉,在重掺硼的硅衬底上化学气相沉积P/P+型硅外延层。通过流场调节工艺、基座包硅工艺、变流量解吸工艺、两步生长工艺等关键工艺的改进,对非主动掺杂效应进行了有效抑制,利用FTIR(傅里叶变换红外线光谱分析)、C-V(电容-电压测试)、SRP(扩展电阻技术)等测试方法对外延层的电学参数以及过渡区形貌进行了测试,得到结晶质量良好、厚度不均匀性<1%、电阻率不均匀性<1.5%的6英寸P型高均匀性硅外延片,各项参数均可以达到器件的使用要求。     

衬底去边宽度对高阻厚层硅外延片参数的影响

硅外延片的参数受衬底以及外延层两方面影响,研究了衬底背面SiO2层边缘去除宽度(简称去边宽度)对高阻厚层硅外延片参数的影响.对比0、0.3和0.5 mm三种去边宽度硅外延片的参数发现,去边宽度对外延层厚度不均匀性没有影响,对外延层电阻率不均匀性影响巨大,外延层电阻率不均匀性与衬底去边宽度呈正比.衬底去边宽度也会影响外延片的外观、表面颗粒以及滑移线.进一步研究了去边宽度对后续制备MOS管在晶圆片内击穿电压分布的影响,发现去边宽度越宽,晶圆片内MOS管击穿电压差越大.综合考虑外延片及其制备器件参数,选择0.3 mm为制备高阻厚层硅外延片的最佳去边宽度,可以获得优良的外延片参数及器件特性.     

8英寸薄层硅外延片的均匀性控制方法

8英寸(1英寸=2.54 cm)薄层硅外延片的不均匀性是制约晶圆芯片良率水平的瓶颈之一.研究了硅外延工艺过程中影响薄外延层厚度和电阻率均匀性的关键因素,在保证不均匀性小于3％的前提下,外延层厚度和电阻率形成中间低、边缘略高的“碗状”分布可有效提高晶圆的良率水平.通过调整生长温度和氢气体积流量可实现外延层厚度的“碗状”分布,但调整温区幅度不得超过滑移线的温度门槛值.通过提高边缘温度来提高边缘10 mm和6 mm的电阻率,同时提高生长速率以提高边缘3 mm的电阻率,获得外延层电阻率的“碗状”分布,8英寸薄层硅外延片的的边缘离散现象得到明显改善,产品良率也有由原来的94％提升至98.5％,进一步提升了8英寸薄层硅外延片产业化良率水平.     

高阻薄层硅外延材料研制

根据绝大多数分立器件的技术要求,常规硅外延层电阻率的数值会小于厚度的数值。介绍了一种外延层电阻率数值接近甚至大于厚度数值的高阻薄层硅外延材料的实用生产技术,即在PE-2061S桶式外延设备上,采取特殊的工艺方法,在掺砷(As)衬底上进行高阻薄层外延生长。该工艺通过控制自掺杂,改善了纵向载流子浓度分布,取得了较好的外延参数均匀性。     

硅外延层厚度一致性的实验研究

本文通过理论分析和实验研究确定:在卧式反应室中SiCl_4-H_2还原法生长硅外延层的过程中,硅片上面滞流层厚度一致性差异是导致硅外延层生长厚度一致性差的重要因素。在实验研究中得出了外延生长的一些规律性曲线;根据这些曲线对外延生长的工艺条件进行了选择,在改善外延层厚度一致性,防止外延片翘边、提高工艺水平等方面均取得较明显的效果。     

簿层外延工艺及其在集成电路生产中的应用

在当前的工业生产中,硅外延的最普遍的方法是SiCι_4+H_2热还原法.由于设备状态、衬底状态和对外延层的要求不同,工艺方法亦不可能完全统一,对薄层外延尤其如此.所谓薄层外延,不只是外延层厚度薄,更重要的是外延层的厚度、电阻率均匀,缺陷少,衬底外延层界面有一个陡峭的杂质浓度分布.自1980     

具有三层复合结构的P型硅外延片制备工艺研究

对10.16 cm(4英寸)三层复合结构P型硅外延片的制备工艺进行了研究。利用PE-2061S型桶式外延炉,在重掺硼的硅衬底上采用化学气相沉积的方法成功制备P~-/P~+/P/P~+型硅外延层。通过FT-IR(傅里叶变换红外线光谱分析)、C-V(电容-电压测试)、SRP(扩展电阻技术)等测试方法对各层外延的电学参数以及过渡区形貌进行了测试,最终得到结晶质量良好、厚度不均匀性<3%、电阻率不均匀性<3%、各界面过渡区形貌陡峭的P型硅外延片,可以满足器件使用的要求。     

高均匀和无缺陷的外延淀积工艺

对于迅速发展中的、应用硅外延层的半导体器件和集成电路来说,制得厚度均匀与电阻率可控、表面质量良好的外延层是很重要的。淀积工艺的若干改进促使实现这种均匀性和表面质量。主要包括反应管的形状和合理的结构设计。用于硅汽相淀积的反应器的设计基本上有三种:即立式、桶式、和卧式。立式反应器采用转动或不转动的台式基座,由反应室外部加热。反应气体可以由反应室的顶部或底部引入反应室。这两种情况中,当气体接近基座和在不同的垂直面碰撞衬底时产生骚动。桶式反应器一次可淀积大量的片子。片子放置在反应室外部加热的旋转的圆筒基座上。在卧式结构中,片子     

300 mm直径硅外延片均匀性控制方法

随着摩尔定律的逐步实现,大直径硅片的应用规模逐渐扩大,然而,大直径硅外延片的片内均匀性成为了外延的主要问题之一.使用具有五路进气结构的单片外延炉生长300 mm直径硅外延片.相对于传统的三路进气结构,五路进气可以分别对硅片表面的5个区域的气流进行调节,实现单独分区调控,从而提升了外延层厚度均匀性的可调性.实验中,采用两步外延方法,进一步提升了片内电阻率均匀性.通过对工艺参数进行优化,300 mm硅外延片的外延层厚度不均匀性达到0.8％,电阻率不均匀性为1.62％(边缘排除5 mm),成功提升了300 mm直径硅外延片的外延层厚度和电阻率均匀性控制水平.     

基于MOCVD的InP/GaAs异质外延生长

使用金属有机物气相沉积方法(MOCVD),在GaAs衬底上生长InP外延层.先在GaAs衬底上生长一层低温InP缓冲层,然后再生长InP外延层.通过比较不同缓冲层生长条件下的外延层晶体质量,发现在生长温度为450℃,厚度约15nm的缓冲层上外延所得到的晶体质量最理想;此外,外延层厚度的增加对其晶体质量有明显改善作用.实验在优化生长条件的同时,也考虑了热退火等辅助工艺,最后所获得的外延层的双晶X射线衍射(DCXRD)的ω/2θ扫描外延峰半高全宽(FWHM)值为238.5".     

基于MOCVD的InP/GaAs异质外延生长

使用金属有机物气相沉积方法(MOCVD),在GaAs衬底上生长InP外延层.先在GaAs衬底上生长一层低温InP缓冲层,然后再生长InP外延层.通过比较不同缓冲层生长条件下的外延层晶体质量,发现在生长温度为450℃,厚度约15nm的缓冲层上外延所得到的晶体质量最理想;此外,外延层厚度的增加对其晶体质量有明显改善作用.实验在优化生长条件的同时,也考虑了热退火等辅助工艺,最后所获得的外延层的双晶X射线衍射(DCXRD)的ω/2θ扫描外延峰半高全宽(FWHM)值为238.5".     

分子束外延中硅衬底热应力产生缺陷的研究

本文报道了由表面形貌观测、X射线双晶衍射、喇曼光谱、透射电镜及深能级解态谱对硅分子束外延中硅衬底在热处理过程中由于热应力、重力等影响导致缺陷产生的研究.由于衬底温度梯度导致样品表面存在位错滑移线,在衬底与外延层界面有着高密度的位错网络,在高的温度梯度区有晶粒间界及多晶存在,并伴有扭曲和不平整,在样品中央部份生长状态较好的锗硅合金层超晶格有部份应变会弛豫而转化为失配位错,这严重影响锗硅超晶格的质量.采用新结构的石英样品座改善了样品温度均匀性,并消除外加应力的影响,己可生长出高质量的锗硅超晶格.     

沟槽式肖特基用高均匀性硅外延支撑层高速生长工艺研究

作为沟槽式肖特基芯片的关键支撑层,硅外延层的性质对芯片性能构成重要影响。系统探索了新式高速外延生长工艺制备硅外延层的方法。通过干涉显微镜、FT-IR、Hg-CV对硅外延层性质进行表征。研究了高速外延生长条件下的厚度均匀性、电阻率均匀性、表面完整性与外延反应流场、热场的作用规律。研究结果表明,通过基座高度的调制、加热功率的分配、预先基座包硅、本征覆盖层生长等综合手段解决了外延层边缘参数控制问题,并实现了最高6.6μm/min的生长速率。     

150mm掺P硅衬底外延层的制备及性能表征

为适应肖特基二极管降低正向导通电压和制造成本的需要,采用150mm的掺P硅抛光片为衬底,通过化学气相沉积制备高阻硅外延层。利用傅里叶变换红外线光谱、电容-电压测试等方法对外延电学参数进行了测试和分析。对平板式外延炉的流场、热场与硅外延层厚度、电阻率均匀性的关系进行了研究。在此基础上采用周期变化的气流在外延层生长前反复吹扫腔体,进一步降低了非主动掺杂的不良影响,结合优化的流场和热场条件,最终制备出表面质量优、均匀性好的外延层,满足了厚度和电阻率不均匀性都小于1.0%的目标需求。采用该外延材料制备的肖特基二极管的正向导通电压降低了17.1%,显著减小了功耗,具备了良好的应用前景。     

硅外延程序控制仪

一、硅外延程序控制仪的技术性能 硅的外延生长,多年来我们都是由人工进行操作的。例如:在将硅衬底片装入外延反应管之后,人工控制通入氢气的时间;操作高频炉升温加热;人工测量硅衬底片上的温度;当温度稳定并符合所需温度时,通入HCl气腐蚀硅片;关闭HCl气;而后通入SiCl_4进行外延生长;停高频炉;冷却。直至最后人工取出外延片止。在这样的工序中,操作人员除控制气体的流量外,还要在不同的情况下随时调节高频炉;控制气体流量开关;测量和调节衬底片的温度。这些工作要做得精确可靠,由二人操作也是很紧张的。特别是高频炉功率输出的波动,使外延温度很难保持不变。造成外延层厚度有较大的起伏,     

全耗尽SOI器件源/漏区抬升结构的形成（英文）

介绍了在全耗尽绝缘体上硅(FDSOI)结构上,通过在SOI表面外延生长形成金属氧化物半导体场效应晶体管(MOSFET)源/漏区抬升结构的方法。研究了不同的工艺参数对外延生长的影响,从而在合适的掺杂浓度下得到均匀的外延生长形貌。提出了两种新的途径来控制SOI的厚度:采用一种新的方法生长垫氧层,以及在源漏区外延生长前,在衬底外延生长硅薄膜层,从而补偿工艺导致的SOI损耗。这两种新的方法使SOI厚度增加了约5 nm。工艺优化后的FDSOI器件沟道厚度约为6 nm,源漏外延层厚度为20～30 nm。最后,阐述了外延成分对器件电学性能的影响。     

用于SiGeHBT器件的UHV/CVDn~-型硅外延研究

利用超高真空化学气相淀积(UHV/CVD)设备,在掺Asn+型Si衬底上生长了掺Pn-型Si外延层.用扩展电阻法分析了在不同的生长温度和PH3气体流量下生长的Si外延层的过渡区厚度.结果表明,生长温度对n+-Si衬底的As外扩有明显影响,在700℃下生长的Si外延层的过渡区厚度为0.16μm,而在500℃下仅为0.06μm,且杂质分布非常陡峭.X射线双晶衍射分析表明在700℃下生长的Si外延层的质量很高.制作的锗硅异质结晶体管(SiGeHBT)的击穿特性很硬,击穿电压为14.5V,在VCB=14.0V下的漏电流仅为0.3μA;输出特性很好,在VCE=5V,IC=3mA时的放大倍数为60