基于IEEE 802.16a的OFDM基带调制系统的FPGA设计

本文研究了基于IEEE802.16a的OFDM基带调制系统的实时实现,提出了一种切实可行的IEEE802.16a的OFDM调制方式的FPGA实现方法与结构,并介绍了IFFT运算、QPSK映射和插入循环前缀的具体电路。最后给出了硬件性能分析。     

基于FPGA技术实现的OFDM基带调制系统

OFDM基带调制的目的是将高速的串行数据流转换成并行的低速数据流,再调制到频谱是正交重叠的子载波上进行传输,以便于提高频谱利用率。OFDM可以采用IFFT/FFT实现调制解调,在本设计中采用FPGA技术可以比较容易地实现OFDM通信系统的的调制器部分。整个系统包括RS编码、交织、QAM星座映射,IFFT和插入CP等模块,经过仿真验证:提高了系统的处理速度,具有较高的应用价值。     

基于FPGA的OFDM符号同步设计及实现

正交频分复用（OFDM,Orthogonal Frequency Division Multiplex）技术作为未来移动通信系统的关键技术而成为当今无线通信领域的研究热点。但OFDM技术对频偏、定时和相位噪声敏感,较小的同步偏差即会导致系统的误码性能恶化,甚至通信失效。提出一种具有实用价值的符号同步简化算法,并详细阐述基于现场可编程门阵列（FPGA）的实现过程。仿真结果表明：该电路有较高的同步精度,通过量化及制定门限值等简化方法可有效减少对芯片资源的占用,节省传输带宽。     

突发OFDM系统中同步算法的FPGA实现

根据突发OFDM系统的特点,提出了一种具有实用价值的同步实现方法。具体分析了突发OFDM系统中利用PN序列联合实现符号定时同步和小数频偏同步的算法,并阐述基于FPGA的实现过程。由Verilog HDL语言描述的同步模块由复数乘法模块,求和累加模块,比较判断模块和CORDIC模块等构成。系统采用Xilinx ISE 10.1来完成开发,同时给出了其在ModelSim SE 6.2b下的仿真结果,结果表明该方案是完全可行的。     

IEEE802.11a OFDM基带调制器的FPGA实现

IEEE802.11a标准因为其物理层采用的OFDM(正交频分复用)调制技术具有频带利用率高、抗多径和窄带干扰能力强等特点而被视作下一代高速宽带无线局域网的标准。本文根据802.11a协议,在宽带OFDM传输系统的硬件平台上采用FPGA技术,用ALTERA公司的APEX20KC系列EP20K600CB652C8芯片实现OFDM基带调制器。该宽带OFDM传输系统支持自适应编码调制和无线环境下数据的突发传输模式。     

基于IEEE802.11a的OFDM基带处理器的FPGA设计与实现

设计了一种用于IEEE802.11a的OFDM基带调制处理器.实现了IFFT、插入循环前缀、加窗及训练序列生成等模块的硬件设计.64点FFT/IFFT模块采用单碟形优化4路并行结构,提出了4路并行无冲突地址读写算法,有效地提高了数据吞吐率、减小了面积;采用多级流水线结构的基4蝶形单元,有效地减少了关键路径时延,其最高工...     

基于多相滤波的OFDM接收系统

提出了一种新型的OFDM接收系统,采用了多相滤波技术进行无线信道的关键参数估计.计算机仿真结果表明,相比于传统的接收系统,该系统在各种多径条件下都具有一定的优势.     

OFDM与高速无线局域网

描述了已被IEEE802．11，ETIS，MMAC采用和发展了的一种基于OFDM调制方法的无线局域网标准，给出了一般实现的框图，还在最后讨论了OFDM调制方式和SDMA多址方式相结合在WLAN中的应用和实际意义。     

0.18um CMOS工艺单收单发OFDM基带收发器芯片的设计实现

本文介绍了一款单收单发802.11 OFDM基带收发器芯片的设计实现,此芯片可支持802.11单收单发1x1的所有工作模式,与其它同类设计相比,本文通过优化关键模块并采用复用发射机和接收机模块的方式,极大的降低了芯片面积和功耗。本文设计通过FPGA原型系统验证,基于SMIC 0.18um 1P/6M CMOS工艺,完成了芯片的设计实现,完成的芯片所占面积为2.6x2.6mm2,在典型工作模式下,功耗为83mw.     

基于IEEE 802．16d OFDM系统的FPGA设计

研究基于IEEE 802．16d OFDM系统的FPGA实现。首先探讨了基于802．16d的OFDM系统FPGA设计的构架。然后采用VHDL硬件描述语言实现了发送端和接收端各个模块。最后选用了Altera公司CycloneⅡ系列的EP2C35F484C6芯片,在QuartusⅡ软件环境下对VHDL代码进行了综合。     

基于802.11a的OFDM系统基带处理器的FPGA实现

探讨基于802．11a的OFDM系统的硬件构架，给出了适应于OFDM系统的并行存储的高速FFT处理器电路结构，以及实现导频插入、循环前缀的硬件结构。经FPCA验证，在系统时钟频率为20MHz时，64点FFT计算时间为2．55us。     

基于FPGA的MIMO-OFDM基带系统发射机的设计

介绍了多入多出-正交频分复用(MIMO-OFDM)系统,并分析了其发射机的实现原理。充分利用Altera公司Stratix系列现场可编程门阵列(FPGA)芯片和IP(知识产权)核,提出了一种切实可行的MIMO-OFDM基带系统发射机的FPGA实现方法。重点论述了适合于FPGA实现的对角空时分层编码(D-BLAST)的方法和实现原理以及各个主要模块的工作原理。并给出了其在ModelSim环境下的仿真结果。结果表明,本设计具有设计简单、快速、高效和实时性好等特点。     

OFDM系统中FFT算法的FPGA设计与实现

针对FFT算法在OFDM系统中的应用,对一般的FFT算法进行比较分析,设计了一种便于FPGA硬件实现的基4 FFT算法结构。该实现结构的设计以简化电路结构,节省硬件资源,便于扩展维护为目的,以第一级运算为基础实现多级FFT运算,采用了电路复用技术,以一种新的数据排序方式实现正序输入,正序输出,简化旋转因子的排列,并对一些相关的关键技术进行了设计改进。本设计在ISE10.1平台采用VHDL语言编程实现,并通过了仿真验证。     

基于DSP和FPGA的语音基带处理系统

本文介绍了一种应用于数字通信领域的语音基带处理系统。设计的目的是把待传输的模拟语音信号转换为数字基带信号,使用固定的频率在信道上传输。根据系统的功能,设计中主要采用了DSP和FPGA芯片,重点考虑了语音信号的数字化和编/解码、数据传输等功能。本系统的语音数字化和编/解码采用了连续可变斜率增量编码调制CVSD,通过DSP芯片实现了语音基带处理的功能,并且利用对FPGA的编程技术完成了数字信号的QPSK调制/解调。最终系统的功能在电路板上得到验证,实现了语音信号的编码与解码。     

OFDM系统的基带自适应预失真器设计

针对OFDM系统中功率放大器的非线性,设计了一种功放自适应预失真器,提出了基于内插环路的同步处理、RASCAL算法的自适应查询表预失真技术。增加同步误差判定模块以及查询表刷新判定模块,保证系统在同步误差波动情况下可靠工作,实现了系统的自适应处理。仿真表明该方法可以在同步误差波动情况下将OFDM系统发射机功率谱泄露改善约17 dB。     

OFDM发射机设计与FPGA实现

为使OFDM(正交频分复用)技术在宽带无线通信中得到实际运用,提出了基于IEEE 802.11a协议的OFDM发射机的设计方案及关键技术的实现方法。在设计中采用自顶向下的设计思想,通过数字锁相环、乒乓RAM(随机存储器)等方式提高系统运行的可靠性。并利用Altera公司的Cyclone IV E系列FPGA(现场可编程门阵列)器件的特点和灵活的IP Core(知识产权核)功能,实现了OFDM发射机的设计。在Modelsim环境下的仿真结果证明了该设计的有效性,且占用的资源少。     

基于FPGA的VGA显示系统的设计与实现

针对VGA（视频图形阵列）接口显示器的检测需求,设计了一种基于Altera FPGA的VGA显示系统。详细介绍了VGA显示的原理,采用硬件描述语言Verilog完成了VGA显示所需的驱动时序和图像存储相关模块的设计,并对整个系统进行了综合仿真,验证了设计的正确性。仿真与测试结果表明,该设计可以在简单的情况下实现图像或字符显示,节约了硬件成本,还可以满足不同显示标准的需要。     

帧同步系统的FPGA设计与实现

为能在数字通信系统的接收端将每帧数据区分开,实现正确译码,提出一种采用FPGA实现帧同步系统的设计方案。同步保护电路的设计提高系统的可靠性,在Quartus II开发软件上用硬件描述语言实现帧同步电路设计,并给出FPGA设计的实验仿真,实验结果表明该电路系统工作正确可靠,满足设计要求。     

帧同步系统的FPGA设计与实现

为能在数字通信系统的接收端将每帧数据区分开.实现正确译码,提出一种采用FPGA实现帧同步系统的设计方案.同步保护电路的设计提高系统的可靠性,在Quartus II开发软件上用硬件描述语言实现帧同步电路设计,并给出FPGA设计的实验仿真,实验结果表明该电路系统工作正确可靠,满足设计要求.