算术运算的VHDL描述方法探讨

针对在VHDL语言教学过程中,如何进行算术运算的VHDL描述问题进行了探讨.文中首先论述了VHDL语言描述算术运算的局限性;重点阐述了加运算、减运算、乘运算、除运算、取模运算、取余运算的VHDL描述方法;由于设计的结果是一个专用的算式电路,不运行任何程序,工作的可靠性和稳定性都优于用CPU设计.     

VHDL语言在数字电路教学中的探讨

指出了电类专业的学生，应该熟悉掌握VHDL语言，探讨了把硬件描述语言引入数字电路教学首先要向学生介绍VHDL语言设计的基本内容，然后要求学生完成一个VHDL语言的综合设计。实践表明，这种方法有助于克服学习VHDL语言中的一些难点。     

VHDL中信号与变量的教学体会

针对在VHDL语言课程教学中,如何设置数字电路设计中的数据对象的若干教学问题进行了探讨。文中首先论述了VHDL语言的数据对象的一些基本概念;重点阐述了在教学中如何通过实例使学生能够分清VHDL语言的信号与变量这两个极易混淆数据对象的使用区别;同时,指出了在应用其进行设计过程中应注意的一些问题。从几次的教学效果来看,本文提出的方法对VHDL语言教学,以及VHDL设计都具有一定的指导意义。     

混合语言的EDA前端设计

根据VHDL和VerilogHDL两种硬件描述语言的特点,以一个4位加法器为例,介绍了利用Modelsim和Synplify两种EDA工具,同时使用VHDL和VerilogHDL两种语言进行混合EDA前端设计的整个流程。设计时,要特别注意设计过程中不同语言模块之间的调用方式以及仿真时的编译顺序。     

EDA软件在数字电子技术教学中的应用

电子设计自动化(EDA)代表了当今电子设计技术的最新发展方向．本文通过基于硬件描述语言VHDL的弹跳消除电路的设计，表明在数字电子技术教学中引入EDA，不仅可以让学生了EDA开发的基本过程，而且也可以使学生加深对电路的理解，从而增加学生的学习兴趣，提高学生分析和解决实际问题的能力。     

VHDL中的信号与变量

探讨了在使用VHDL(甚高速集成电路描述语言)进行数字电路设计时,如何设置数字电路设计中的数据对象的若干问题。在简单介绍VHDL的发展后给出VHDL的数据对象(常量、信号和变量)一些基本概念的基础上,重点阐述了VHDL设计中的信号与变量这两个极易混淆的数据对象在使用上的区别,并通过若干相似实例程序的仿真波形图显示这一区别;最后给出了应用VHDL进行设计过程中应注意的问题。     

VHDL设计电路优化探讨

CPLD／FPGA设计越来越复杂，使用硬件描述语言设计可编程逻辑电路已经被广泛采用。在应用VHDL语言开发的过程中注意综合质量优化也显得日益重要。文中对应用VHDL时优化其综合质量给出了几点探讨。     

VHDL在数字系统设计中的应用研究

介绍了用VHDL语言设计电子秒表的过程，设计中采用了自上而下的方法，阐述了电子设计自动化技术对于复杂数字系统设计的重要性。     

VHDL在现代电子设计技术EDA中的应用

通过对双时间选择控制器的功能分析、模块分解设计、波形仿真、逻辑综合、器件烧写的完整设计过程的描述，介绍了使用美国Altera公司的EDA设计软件Max PlusⅡ设计数字系统的方法和过程，并给出了双时间选择控制器的设计程序、部分仿真波形和器件图，说明了利用VHDL语言进行电子设计的过程和优点，并且说明了用硬件描述语言VHDL设计数字系统、逻辑综合和仿真的电子设计自动化技术是现代电子设计的重要手段和发展方向。     

资讯书坊

VHDL设计实例与仿真内容简介:内容简介:本书从实际应用的角度出发,全面系统的介绍了VHDL在各种领域中的设计应用,以满足不同领域读者快速学习VHDL的需要。书中列举了大量典型的VHDL程序,同时给出了设计的仿真波形,从而使读者能够验证相应的的设计,并且能够掌握其中的设计技巧。相信通过本书的学习,读者能够迅速掌握VHDL的设计技巧,从而独立完成相应的设计项目。本书是广大电路设计工程师学习VHDL必不可少的参考书,同时也可作为高等院校相关专业师生的教材或教学参考书。     

VHDL在CPLD和FPGA设计中的应用

描述了CPLD、FPGA的不同特点和相应的应用范围。提出针对这两类器件同样采用VHDL作为设计入口 ,但采用不同的设计入口级别可最大限度地利用其特点。最后给出了这两类器件和两种设计入口级别的实际例子。     

硬件描述语言VHDL及其应用

ＶＨＤＬ是一种超高速ＶＬＳＩ硬件描述语言，能对集成电路的功能和结构进行描述，用ＣＡＤ软件将其编译和转换，并自动形成线路，概要地介绍了ＶＨＤＬ的设计组织和数据类型，并对ＶＨＤＬ的特点及其在ＶＬＳＩ设计中的应用要点做了一些探讨。     

VHDL语言在EDA仿真中的应用

介绍了VHDL语言及其基本特点，讨论了VHDL语言在EDA中的诸多优点，并以交通信号灯主控制电路的设计为例，说明了用VHDL语言设计数字电路的方法以及VHDL语言在数字电路设计仿真中的重要作用，给出了交通信号灯主控制电路的时序仿真波形。仿真结果表明VHDL语言应用于数字电路仿真是切实可行的，在跟踪性和快速性方面达到了令人满意的效果。     

VHDL语言在数字电路实验中的应用

传统数字电路实验通常采用TTL或CMOS芯片,不能满足现代数字系统设计的要求。而应用VHDL的数字电路实验降低了数字系统的设计难度,因而应用更加广泛。通过介绍VHDL语言及VHDL语言的程序结构和设计流程,以数字钟为例描述VHDL语言设计数字电路模块化、自顶向下的设计方法,从而说明VHDL语言在数字电路实验中的优点,对实验教学有一定的指导作用。     

基于VHDL的微型打印机控制器设计

介绍基于VHDL的微型打印机控制器的设计。论述了微型打印机的基本原理．以及实现控制器的VHDL语言设计。打印机的数据来自系统中的存储模块,根据需要控制打印。该微型打印机控制器可取代传统的微型打印机,且抗干扰性好,可靠性高,具有较强的移植性,稍加改动就可应用于不同场合。     

Generation of design verification tests from behavioral VHDLprograms using path enumeration and constraint programming

A method for generation of design verification tests from behavior-level VHDL programs is presented. The method generates stimuli to execute desired control-flow paths in the given VHDL program. This method is based on path enumeration, constraint generation and constraint solving techniques that have been traditionally used for software testing. Behavioral VHDL programs contain multiple communicating processes, signal assignment statements, and wait statements which are not found in traditional software programming languages. Our model of constraint generation is specifically developed for VHDL programs with such constructs. Control-flow paths for which design verification tests are desired are specified through certain annotations attached to the control statements in the VHDL programs. These annotations are used to enumerate the desired paths. Each enumerated path is translated into a set of mathematical constraints corresponding to the statements in the path. Methods for generating constraint variables corresponding to various types of carriers in VHDL and for mapping various VHDL statements into mathematical relationships among these constraint variables are developed. These methods treat spatial and temporal incarnations of VHDL carriers as unique constraint variables thereby preserving the semantics of the behavioral VHDL programs. Constraints are generated in the constraint programming language CLP(R) and are solved using the CLP(R) system. A solution to the set of constraints so generated yields a design verification test sequence which can be applied for executing the corresponding control path when the design is simulated. If no solution exists, then it implies that the corresponding path can never be executed. Experimental studies pertaining to the quality of path coverage and fault coverage of the verification tests are presented     

基于FPGA的FIR数字滤波器的设计与实现

介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。     

基于VHDL的FPGA开发

文章介绍了硬件电路描述语言VHDL的特点和描述方法,并应用VHDL介绍了一个设计实例。以FPGA器件为核心的数字系统设计使整个系统显得精简,并能达到所要求的技术指标,具有灵活的现场更改性,还有高速、精确、可靠、抗干扰性强等优点。