2-GHz CMOS射频低噪声放大器的设计与测试

本文采用CMOS工艺,针对无线通信系统前端(Front-end)的低噪声放大器进行了分析、设计、仿真和测试.测试结果表明,该放大器工作在2.04-GHz的中心频率上,3dB带宽约为110MHz,功率增益为22dB,NF小于3.3dB.测试结果与仿真结果能够很好地吻合.     

CDMA基站中低噪声放大器设计

叙述一种应用于CDMA2000基站前端的低噪声放大器的设计方案,根据基站接收系统架构确定低噪声放大器指标,利用安捷伦的先进设计系统软件进行仿真设计,仿真结果表明放大器工作频率在810～850 MHz频率范围内增益为18 dB左右,噪声系数0.8 dB,输入回波损耗大于15 dB,输出回波损耗大于12 dB.经实际调试与测量表明结果达到了指标要求,准备应用于杭州某通信公司的产品中.     

0.2 GHz～3.2 GHz超宽带低噪声放大器的研制

为了降低接收前端的噪声,设计并制作一种超宽带低噪声放大器。基于负反馈技术和宽带匹配技术,利用Avago ATF-54143 PHEMT晶体管设计了放大器电路。运用ADS2009对重要指标进行仿真及优化。实测结果表明,在0.2 GHz～3.2 GHz这4个倍频程的超宽带范围内,增益大于24 dB,增益平坦小于±2 dB。在0.2 GHz～2GHz内,噪声系数（NF）小于1.2 dB;在2 GHz～2.6 GHz内,NF〈1.5 dB;在2.6 GHz～3.2 GHz内,NF〈2 dB。该放大器性能良好,满足工程应用要求,可用于通信系统的接收机前端。     

应用于S波段AESA的射频收发前端设计

采用0．18μm Si RFCMOS工艺设计了应用于s波段AESA的高集成度射频收发前端芯片。系统由发射与接收前端组成,包括低噪声放大器、混频器、可变增益放大器、驱动放大器和带隙基准电路。后仿真结果表明,在3．3V电源电压下,发射前端工作电流为85mA,输出ldB压缩点为5．0dBm,射频输出在2～3．5GHz频带内电压增益为6．3～9．2dB,噪声系数小于14．5dB;接收前端工作电流为50mA,输入1dB压缩点为-5．6dBm,射频输入在2～3．5GHz频带内电压增益为12—14．5dB,噪声系数小于11dB;所有端口电压驻波比均小于1．8：芯片面积1．8×2．6mm0。     

微波低噪声放大器的设计与仿真

低噪声放大器在接收系统中能降低系统的噪声和接收机灵敏度,是接收系统的关键部件。文中按照低噪声放大器电路的设计要求,完成了2GHz基站前端射频低噪声放大器的电路设计,并通过ADS仿真软件对电路进行仿真和优化。最终表明,采用本方案设计的LNA增益约为15dB,噪声系数约为1．2dB,性能稳定,完全达到了通信接收机中对LNA指标的要求。     

无线接收机中低噪声放大器的设计与仿真

无线通信系统对接收机的性能提出了更高的要求。低噪声放大器能降低系统的噪声和提高接收机灵敏度,是接收系统的关键部件。设计的LNA应用于接收机前端,工作频率为2.575GHz～2.625GHz,噪声系数小于0.9dB,带内增益大于16dB,输入输出电压驻波比小于1.5。结合相关设计理论,利用集成芯片MGA632P8,完成了电路设计并通过ADS2008对MGA632P8的S2P模型进行了仿真和优化。结果表明:采用此方案设计的LNA增益约为16.5dB,噪声系数约为0.7dB,输入输出驻波比约为1.5,性能稳定,输入、输出匹配良好,符合接收机对LNA指标的要求。     

基于90nm CMOS工艺的60GHz射频接收前端电路设计

设计了一款用于中国60 GHz标准频段的射频接收前端电路。该射频接收前端采用直接变频结构,将59～64 GHz的微波信号下变频至5～10 GHz的中频信号。射频前端包括一个四级低噪声放大器和电流注入式的吉尔伯特单平衡混频器。LNA设计中考虑了ESD的静电释放路径。后仿真表明,射频接收前端的转换增益为13.5～17.5 dB,双边带噪声因子为6.4～7.8 dB,输入1 dB压缩点为-23 dBm。电路在1.2 V电源电压下功耗仅为38.4 mW。该射频接收前端电路采用IBM 90 nm CMOS工艺设计,芯片面积为0.65 mm2。     

基于0.18μm CMOS工艺2.5Gb/s宽动态范围光接收机前端放大电路设计

基于0.18μm CMOS工艺设计了适用于2.5Gb/s传输速率的宽动态范围光接收机前端放大电路（包括前置放大器和限幅放大器）.前置放大器采用了RGC输入级的跨阻放大器,并且应用了消直流电路和自动增益控制电路扩展输入动态范围.限幅放大器采用了按比例缩小尺寸、并联峰化和带有有源负反馈的Cherry-Hooper放大器等方法扩展带宽.仿真结果表明：前端放大电路的中频增益为116dBΩ,-3dB带宽为2.13GHz,输入信号动态范围为40dB（0.01～1mA）.     

一种宽带低噪声放大器的设计

随着无线通信的迅猛发展,提高了对射频技术的要求。本文就射频前端的低噪声放大器设计进行研究和分析,并且进行了流片生产和测试。首先进行了基础理路的研究分析,通过仿真电路满足性能,最后再通过流片测试得到结论。本文中对其带宽以及噪声系数进行了测试并且与预期效果很接近。通过本文设计得到了带宽为近1.5GHz,其增益的大小为23.2dB。     

0.18-um CMOS 3.1-10．6GHz超宽带低噪声放大器设计

介绍了一种基于0．18-um CMOS工艺、适用于超宽带无线通信系统接收前端的低噪声放大器。在3．1～10．6GHz的频带范围内对它仿真获得如下结果：最高增益12dB；增益波动小于2dB；输入端口反射系数S11小于-10dB；输出端口反射系数S22小于-15dB；噪声系数NF小于4．6dB。采用1．5V电源供电，功耗为10．5mW。与近期公开发表的超宽带低噪声放大器仿真结果相比较，本电路结构具有工作带宽大、功耗低、输入匹配电路简单的优点。     

应用于软件无线电中的宽频带LNA的设计研究

文章描述了一种可应用于软件无线电接收机的射频(RF)前端,频率范围在800MHz到2GHz,特征频率为96GHz的宽带低噪声放大器(LNA)的设计。该设计采用微带线和微波晶体管器件,并使用MATLAB进行了仿真,结果表明其功率增益可达10dB,噪声系数(NF)在0.5dB以下。     

X波段微波低噪声混合集成接收前端

介绍了低噪声GaAsFET用作单脉冲跟踪雷达前端放大时的持点、系统构成以及低噪声放大器和镜像抑制混频器的设计方法和制作。测试结果性能满意，在近1GHZ频率范围内系统总噪声系数小于2．5dB，放大器增益大于20dB，混频器镜像抑制度大于20dB，三路放大器之间幅度不平衡小于0．8dB，相位不平衡小于7°。该混合集成微波前端已成功地用于某型火控雷达，对海面上低空小目标进行跟踪。     

VHF-UHF超低噪声放大器的设计

介绍了应用Avago ATF-54143设计VHF-UHF超低噪声放大器,阐述了利用电感串联反馈、RC反馈技术,损耗一定的增益,实现输入输出匹配和放大器的无条件稳定.利用ADS进行仿真设计,对产品实际测量,G>20 dB,NF<1 dB,0IP3>35 dBm.结果表明此低噪声放大器达到了预设的技术指标,性能良好,可用于接收机前端.     

应用于无线传感器网络低噪声放大器的设计

本文给出一种应用于无线传感器网络射频前端低噪声放大器的设计,采用SMIC0．18μmCMOS工艺模型。在CadenceSpectre仿真环境下的仿真结果表明：该低噪声放大器满足射频前端的系统要求,在2．45GHz的中心频率下增益可调,高增益时,噪声系数为2．9dB,输入P1dB压缩点为-19．8dBm,增益为20．5dB;中增益时,噪声系数为3．6dB,输入P1dB压缩点为-15．8dBm,增益为12．5dB;低增益时,噪声系数为6．0dB,输入P1dB压缩点为-16．4dB,增益为2．2dB。电路的输入输出匹配良好,在电源电压1．8V条件下,工作电流约为6mA。     

基于ADS的840M低噪声放大器设计与仿真

本文主要介绍了工作频率为840MHz低噪声放大器的设计方法和仿真步骤.以AVAGO公司的ATF58143器件为例,详细阐述了如何使用ADS软件进行设计和优化的过程.仿真结果显示噪声系数小于0.2,增益大于16dB,达到了预设的指标要求,可用于射频接收机前端.该方法对于使用ADS设计低噪声放大器电路提供了有用的参考价值.     

应用于无线传感网的低功耗PGA设计

可编程增益放大器(PGA)主要应用于无线传感网络射频前端接收机芯片.PGA的设计采用0.18 μm RF CMOS工艺,以负载可编程为基础实现增益可变.PGA电压增益范围1～60 dB,增益步长1 dB,增益误差小于0.5 dB,中心频率为2MHz,3 dB带宽大于3.2 MHz.通过控制放大器尾电流源工作与否来实现功耗管理.当电源电压为1.8 V时,最大功耗为4mw,最小功耗为1.3 mW.通过仿真验证,PGA性能能够满足系统设计要求.     

采用噪声消除技术的3-5GHz CMOS超宽带LNA设计

设计了一种适用于超宽带无线通信系统接收前端的全集成低噪声放大器.该放大器以经典窄带共源共栅低噪声放大器为基础,通过加入并联负反馈电阻以扩展带宽,采用噪声消除技术优化噪声系数.低噪声放大器基于SMIC 0.18-μmRF CMOS工艺进行设计与仿真,仿真结果表明,在3-5 GHz的频带范围内,S11小于-13 dB,S22小于-11.8 dB,S21大于17.3dB,S12小于-32 dB,增益平坦度小于0.7 dB,最大噪声系数为2.9 dB,输入三阶截断点为-12.9 dBm.采用1.8 V电源供电,电路总功耗约为20.5 mW.     

一种基于0.18μm CMOS工艺用于卫星导航系统射频前端双模低噪声放大器设计

本文介绍了一种用于全球卫星导航系统射频前端的双频点低噪声放大器的设计,讨论了针对双频点或多频点的低噪声放大器的设计方法,分析了具体的电路设计和相关参数的确定并进行仿真.采用台积电0.18um 1P4M射频CMOS工艺进行流片验证,低噪声放大器噪声特性可分别在两个频点1.27GHz和1.575GHz处达到16.8dB和18.9dB,实测噪声系数可达1.5dB~1.7dB之间.此结构在1.8V工作电压下,电流小于4.3mA.流片结果与原设计情况相符,完全满足射频前端接收机的需求.     

用ADS实现一个2．38GHz全集成化低噪声放大器设计

使用安捷伦的ADS系统,设计一个适用于射频无线的CMOS LNA,使用0.25μm的制造工艺实现全集成化设计,工作电压为2.5 V,工作频率为2.38 GHz。重点对LNA的输入输出阻抗匹配,线性度,噪声系数,功率增益等参数进行仿真和分析。通过对电路的设计和元件的调整,设计出LNA电路的最佳性能。由仿真结果可以看出,本电路在高达20 dB功率增益的情况下,只有1.5 dB的噪声系数,并且有良好的输入输出阻抗特性。     

一种用于UHF RFID阅读器的无电感巴伦LNA设计

设计了一款用于UHF RFID射频前端接收机的高线性度LNA。该低噪声放大器采用噪声消除技术,具有单端输入差分输出的功能,能够同时实现输出平衡,噪声消除和非线性失真抵消,具有高的线性度。该电路采用TSMC0.18μm工艺设计,芯片面积只有0.02 mm2。电源电压为1.8 V,总电流为8 mA,后仿真结果增益为19.2 dB,噪声因子为2.5 dB,输入1 dB压缩点为-5.2 dBm。