ATM电路仿真设备中自适应时钟恢复算法的设计与实现

ATM技术很好地解决了数据的透明传送问题,但定时信息在ATM网中的传递透明性由于统计复用而受到损害,而时钟同步是电路仿真业务的关键问题。文中介绍了自适应时钟恢复算法的背景,原理及其具体设计方案,提出了一种基于状态机的算法,对时钟捕捉的精确度作了理论分析,并给出来部分实验结果。     

全数字接收机定时恢复算法的FPGA实现

提出了一种基于FPGA的全数字接收机定时恢复的实现方法,分析了系统每个模块的作用,给出每个模块的硬件实现方法.最后在Quartus Ⅱ7.0编写Verilog HDL代码和测试激励,并用ModelSim对定时恢复算法进行仿真验证,结果表明,这种算法时钟抖动小,定时精度高.     

以太网电路仿真业务中基于本地时戳的自适应时钟方法

对以太网电路仿真业务中使用的时钟同步方法进行了详细分析.针对普通自适应时钟方法的不足,提出了一种新的自适应时钟方法--基于卡尔曼滤波的本地时戳方法.该方法可归于基于时戳的自适应时钟方法,但不需要在网络上传送时戳信息.该方法的原理是利用本地业务时钟和计数器得到表示远端和近端业务时钟的时戳信息(本地时戳).通过统计运算将时戳信息变换成满足卡尔曼过程和测量方程的随机序列,并利用卡尔曼滤波算法从该随机序列中过滤噪声,得到真实时戳.利用得到的时戳信息调节压控振荡器,从而使本地业务时钟跟踪远端业务时钟.设计了仿真设备实现本方法以及普通自适应时钟方法,并搭建测试拓扑进行评估和验证.测试结果表明,本方法综合性能更好.     

DTMB接收机定时恢复算法及其高效VLSI实现

提出一种基于中国数字电视标准DTMB(Digital Terrestrial/Television Multimedia Broadcasting)的时域定时恢复方案.该方案采用全数字延迟锁定环来跟踪定时误差,与传统的时域鉴相器相比,本文提出的鉴相算法能实现增益的自动归一化,且捕获范围为原算法的三倍,能纠正采样频率偏差达到±90ppm.此外本方案能实现环路带宽的自动调整,以兼顾较快的收敛速度和较小的抖动.本文最后给出了此方案的性能仿真及VLSI实现结果.     

一种基于FPGA的微波时钟恢复的设计与实现

在微波通信系统中,受天气情况的影响,发送端的时钟频率可能随时变化。在接收端如何进行时钟恢复是微波通信的难点。本文给出了一种基于FPGA的微波无线口时钟恢复的设计。该设计使用FPGA内的PLL和FIFO,实时调整时钟频率,保证接收端恢复时钟的频率与发送端无线口的发射时钟信号频率一致,且减少了PLL个数,避免了PLL失锁及其引发的复位重新锁定过程。     

基于FPGA+DDS的位同步时钟恢复设计与实现

针对目前常用位同步时钟恢复电路即超前-滞后型锁相环和1位同步器两种方法的不足之处,提出了一种使用DDS原理实现的快速时钟恢复方案。该方案采用DDS技术作为高精度任意分频单元,并在此基础上结合两种方法的优点,完成了位同步时钟恢复的改进设计。该方法适用频率范围宽,同步速度快,同步精度高,能够有效地降低频差的影响。给出了方案设计原理及实现方法,使用FPGA完成设计并对其性能做了分析及仿真、测试。     

E-RTDB的恢复子系统的设计与实现

嵌入式实时环境下,内存和 CPU 资源比较少,并且数据容易受到各种意外情况的破坏.根据这些特点为 E-RTDB 设计了一个高效的恢复子系统,包含日志管理器、检查点过程、恢复过程等,提出了一种动态自适应的检查点算法,综合考虑系统性能和恢复功能,解决了各种情况下的故障恢复问题.性能测试表明该子系统性能较高.     

基于VHDL语言的OQPSK解调器设计与实现

根据软件无线电的思想．以某接收机中OQPSK解调器的全数字化为研究背景,在FP—GA中设计并实现了基于vHDL的全数字OQPSK解调器。解调器主要由数字下变频、载波恢复和定时恢复等模块组成。采用VHDL硬件描述语言在Xilinx公司ISE7．1开发环境下仿真并实现了各个算法模块和OQPSK的全数字解调。通过实际现场测试,实现了对所接收信号的正确解调。     

一种ISI信道的联合定时恢复算法

通过研究Viterbi算法的特性,本文采用了一种新的联合定时恢复方法,能同时进行序列检测和定时恢复,适用于低信噪比的ISI信道,具有效率高、延时小、实时跟踪的特点。仿真结果表明即使在检测器的误彼特率高于10-2时算法仍能很好的工作。     

读写通道基于τ因子内插时钟恢复模型设计与实现

读写通道是介于磁盘读写头与设备控制器之间的电子电路,实现数据写入和可靠的恢复。伺服信号采样时钟是伺服信号检测的重要组成部分,其设计的目标是在提高伺服信号传输速率的同时维持低的误码率,这就对通道的数据采样处理以及时钟恢复电路的设计提出了严格的要求。本文通过对读写通道伺服的分析,对常用的由锁相环构成的伺服时钟恢复电路进行改进,在线性插值时钟恢复的基础上提出了基于τ因子内插时钟恢复模型,并推导出τ因子插值滤波器系数算法,还给出了伺服时钟恢复的硬件及FPGA的设计与实现方案,最后给出了基于线性插值和基于τ因子内插时钟恢复试验。测试结果证明,采用基于τ因子内插滤波器模型可以获得更好的谐波频谱。     

基于USB设备的全数字时钟恢复单元设计

针对通用串行总线(USB)全速设备中的常用时钟恢复方法存在精度差、成本高的问题,设计一种适用于USB全速设备的全数字时钟恢复单元。包含用于从USB总线数据中提取时间信息的模块,以及数字控制振荡器,能够克服因芯片工作条件不同而产生的不良影响。该设计采用全数字电路的设计流程,使用标准单元库进行逻辑综合和布局布线,设计结果满足USB协议要求。     

基于多中继散射组网的时钟恢复方案

由于目前存在的准同步时钟恢复方案不能够满足多中继散射通信的抖动指标,所以提出一种在多中继的散射信道中的低抖动时钟恢复方案。该方案由一个数字锁相环和一个模拟锁相环共同实现,即双环提取方案。数字锁相环主要是利用定时误差恢复出一个存在抖动的时钟,再由模拟锁相环对恢复出的抖动时钟进一步提纯。传统时钟恢复方案的误差为输入码率下的一比特时长,该新型方案将提高误差精度,从而大大降低在多中继传输中的时钟抖动,这将是散射通信组网的关键技术。     

基于去抖缓冲区的快速自适应时钟方法

分析了分组网传送TDM技术中的自适应时钟方法,描述现有的基于去抖缓冲区填充级的自适应时钟方法,提出一种基于去抖缓冲区的快速锁定的自适应时钟方法,比较快速锁定方法和传统的基于填充级方法,设计和建立硬件设备和评测平台。测试表明了该改进算法的有效性。     

一种宽带高性能TIADC时钟发生器

针对并行交替模拟数字转换器(TIADC)发展遇到的时钟瓶颈,提出了一种宽带高性能TIADC时钟发生器设计方案.该方案利用时钟分路器和可编程延迟器分别实现通道扩展和相位延迟,采用可配置时钟源和逻辑转换电路使时钟发生器能够输出低抖动的CMOS和ECL逻辑TIADC时钟.设计实现的时钟发生嚣已经成功用于4通道12 bit 320 MHz采样率的TIADC系统.测试结果表明,该时钟发生器具有10 ps延迟偏差和在80MHz频率下不超过2 ps的时钟抖动.     

具有GPS时钟电路的数据集中器研究

具有GPS时钟电路的数据集中器,主要由双CPU数据采集、存储和传输电路、软件狗电路、电压监控电路、调制解调器和GPS时钟电路组成。给出了双CPU电路和软件狗电路的工作原理图,介绍了采用GPSOEM接收板的日期与时间电路的设计思路和编程方法。该数据集中器已应用于基于公用电话网的配变参数远程抄表系统。     

改进的小波调制解调系统时钟同步环算法

研究了小波调制解调系统码元同步信息的提取方法。分别利用小波函数的相关性及尺度函数的相关性构造了两种新的同步环算法,由算法构造的环路分为捕获和跟踪两部分,可以精确估计小波调制信号相位延时,跟踪收发时钟的频偏。算法通过对相位误差函数的修正,改善了同步环路的收敛性能,提高了环路抗假锁能力。在高斯信道下仿真表明,两种同步算法均可较好克服假同步,但基于尺度函数的同步环路稳定性更好,而基于小波函数的环路收敛速度更快。     

实时钟DS12887与DSP的接口设计

讨论了并行实时钟DS12887与DSP之间的接口。介绍了DSP通过时序模拟的方法实现对实时钟芯片DS12887的读写访问,并给出了它们的接口设计方法。该方法可广泛应用于其他单片机外围器件与DSP的接口设计。     

民航西南地区传输网时钟同步系统设计与探讨

时钟同步网作为当前异地时钟同步实现的主要方式,在当前民航西南地区有着广阔的应用前景.介绍了民航西南地区传输网的技术现状及时钟同步面临的问题,阐述了利用现有的传输设备来实现构建西南地区传输同步时钟网的设计.     

高性能VLSI设计中时钟分布网络的问题与解决方法

本文介绍了深亚微米工艺下高性能VLSI芯片中时钟分布网络设计所面临的问题,总结了时钟分布网络设计的一般方法,最后指出了时钟分布网络设计研究的发展方向。