高压浮置MOS栅驱动集成电路

引言 如图1所示,将功率MOSFET或者IGBT用于全增强型的高压侧开关,其栅的驱动要求,即各端子的最低电压可归纳如下: 1、栅压应比漏电压高出10～15V。高压侧开关管的栅电位通常比系统中的最高电位──固定电平要高。 2、栅电位一般是对地而言的,必须逻辑可控。因此,控制信号应抬高到高压侧功率器件的源电位,在大多数应用中,此源电位在两固定电平间摆动。 3、栅驱动电路所消耗的功率对整体效率不能有明显的影响。 由于以上的限制,目前已采用好几种工艺可用来完成功能,原理见表Ⅰ,每一种基本电路均可用多种结构来实现。 国际整流器公司的IR2110栅驱动器集成了驱动高压侧与低压侧功率MOSFET或IGBT所需的大部分功能,兼有小体积与高性能的封装。附加少许元件。IR2110便能提供很高的开关速度(见表Ⅱ)以及低耗     

一种新颖的高可靠电路结构——双栅高压MOS电路

随着功率半导体技术的日益发展,功率半导体器件和电路的应用领域也愈来愈广阔,例如等离子显示,马达驱动、通讯及家用电器等.因此对功率半导体器件的电流要求愈来愈大,对器件的可靠性要求也更高.如何实现大电流的要求,主要方法是增加功率MOS器件的宽长比或重复单元来实现,如何有效地抑制二次击穿,提高器件的可靠性,就是本文作的尝试.我们采用双栅结构制备高压MOS电路获得较满意的结果.一、双栅高压MOS电路特点及工作原理常规的单栅MOS高压电路结构如图1所     

高压MOS集成电路及其应用

本文分析了MOS器件漏耐压低的原因,实现高耐压的途径和高耐压MOS器件的结构,最后着重介绍了偏置栅高压MOS IC的应用.     

超高频双栅MOS晶体管

本文综述了双栅MOSFET的工作原理、器件结构和制造工艺.重点介绍适合于超高频工作的Mo栅MOS四极管的设计、结构和制造.     

500伏MOS高压集成电路的研制

本文介绍了一种耐压为500伏，具有8路高压输出的MOS高压集成电路HVICSEU，具体介绍了高压NMOSFET的设计和工艺实施，它特别适用于高压等离子显示的驱动，并且可以多位并联使用。     

双栅MOS场效应管及其应用

双栅MOS场效应管是近年来发展起来的很有前途的新器件.由于它具有工作频率高、增益可控、高跨导、高输入阻抗、低噪声系数、低反馈电容以及大动态工作范围等优点,被广泛地运用在甚高频和超高频的通讯电路中.例如:在电视接收机中作自动增益控制放大器、乘法检波器、彩色同步解码器、VHF与UHF调谐器中高频放大器、混频器以及图象中频放大器.特别当应用在VHF、UHF电子     

1200 V功率MOS栅驱动集成电路的设计

文章在国内首次设计并研制出1200V功率MOS栅驱劝集成电路。该电路最高偏置电压(Voffset(max))为1200V，最大输出峰值电流为1A，最高工作频率100kHz，温度范围-55～125℃，可同时驱劝系统中用于三相图腾柱式输出的高低端功率器件，是SPIC的一种典型电路。     

双多晶硅栅SOI MOS器件的研究

采用多晶硅栅全耗尽ＣＭＯＳ／ＳＩＭＯＸ工艺成功研制出多晶硅栅器件,其中Ｎ＋栅ＮＭＯＳ管的阈值电压为０．４５Ｖ,Ｐ＋栅ＰＭＯＳ管的阈值电压为－０．２２Ｖ,在１Ｖ和５Ｖ电源电压下多晶硅栅环振电路的单级门延迟时间分别为１．７ｎｓ和３５０ｐｓ,双多晶硅栅ＳＯＩ技术将是低压集成电路的一种较好选择。     

智能功率和高压集成电路及相关MOS技术

本文阐述了MOS高压和功率集成电路的现状。在前言部分叙述了这些集成结构的发展,回顾了与分立器件相比的一些主要优点,提出了一些关于集成方法的问题。对于用MOS技术制作并用作集成电路功率开关的各种器件结构进行了评述。考虑了最近开发的两大电路系列:(1)智能功率技术,它包括与控制电路和保护电路集成在一起的单个或多个纵向(共漏)功率开关;(2)高压集成电路,其功率器件是横向的,电流能力较低,其控制电路(CMOS或双极)具有较高的集成密度。提出了设计智能功率开关的一些主要功能问题。对于主要的晶体管单元结构,特别是限热电路和稳偏网络,作了详细介绍。可以看出,在电气波动和与工艺有关的参数变化方面及非稳定因素方面,所涉及的模拟电路都可做到非常稳定。     

MOS集成电路的世界市场

MOS集成电路的世界市场一览裹 (单位:百万美元)1 9 7 81 9 7 91 9 8 01 9 8 11 9 8 21 9 8 3民用品 手表 台式计算机 汽车 乐器 电视 钟 玩具 家用电器 家用计算机 其他电子计算机 CPU(包括存储器) 外围设备事务机 科学、事务计算机 其他工业用机 测量仪器 工业用机通信与航空 通信 其他政府与军事总计 535 89 89 83 48 62 28 80 25 6 25 721 405 316 315 155 160 145 T3 T2 241 161 80 1302,08T 632 95 82 13T 53 70 30 90 29 15 31 843 466 37T 362 163 199 16T 84 83 295 198 9T 1412,440 789 110 84 196 60 79 3T 114 40 30 391,0…     

膜混合集成电路、MOS集成电路

0102051片上系统集成(SoC)时代的到来[刊]/张宝元//微电子技术.—2000.28(5).—13～17(E)本文从信息市场需求和技术发展的角度分析了片上系统集成(SOC)是集成电路发展的必然趋势,它是设计技术的一场革命.将成为信息领域 IC 的主流。本文还简要地叙述了 SOC 所涉及到的如 IP、设计方法学、软、硬件协调设计、验证等主要技术。参2Y2000-62185-147 01020520.8μm CMOS 工艺的器件设计,制造及特性=Devicedesign.fabrication and characterization of 0.8gm CMOStechnology[会,英]//1998 IEEE International Confer-ence on Semiconductor Electronics.—147～151(E)Y2000-62185-162 0102053用于 CMOS 集成电路逻辑和 IDDQ 测试集成化的电流传感器及测试处理器设计=Current sensor and testprocessor design for integration of logic and IDDQ testingof CMOS ICs[会,英]/Ahaf-U1-Amin.M.＆ Darus,Z.M.//1998 IEEE International Conference on Semicon-     

膜混合集成电路、MOS集成电路

Y2000-62082-56 0005750采用电压定标的低功率设计(含4篇文章)=Session4:low-power design using voltage scaling[会,英]//1999Design Automation Conference.—56～75(PC)本部分收入4篇论文。题名为:公共情况计算:功率与性能优化用的高级技术,支援对偶电源电压用于以单元为基础设计的布局技术,功率驱动用的采用对偶电源电压的门级设计,以及采用对偶电源电压的低功率 CMOS VLSI 电路合成。     

膜混合集成电路、MOS集成电路

介绍了一种新的低功率多米诺 CMOS 逻辑电路,其功率特性基于一种低电压漂移技术。为了减小它的输出电压漂移,对该多米诺门电路的输出变流器进行了改动。结果使其动态电压耗散节省高达36%,同时提高了功率延迟结果。为了达到功率节省和速度间的折衷,采用了一种产生电压漂移可变值的技术,实验结果清楚地显示了所提出的技术在低功率工作时的可行性。参12     

膜混合集成电路、MOS集成电路

Y2000-62422-86 0103719全耗尽绝缘体上硅技术比例生成0.13μm 1.2～1VCMOS 电路=Scability of fully-depleted SOI technologyinto 0.13μm 1.2V～1V CMOS generation[会,英]/Raynaud,C.& Faynot,O.//1999 IEEE InternationalSOI Conference Proceedings.—86～87(EC)Y2000-62422-88 0103720用于超薄(35nm)绝缘体上硅0.18μm CMOS 电路的硅化物=Advanced silicide for sub-0.18μm CMOS on Ul-tra-thin(35nm)SOI[会,英]/Ren,L.P.& Cheng,Bth.//1999 IEEE International SOI Conference Proceed-ings.—88～89(EC)     

膜混合集成电路、MOS集成电路

Y98-61482-658 9907367静态 CMOS 组合逻辑电路的不用库的综合=Library-less synthesis for static CMOS combinational logic circuits[会,英]/Gavrilov,S.& Glebov,A.//1997 IEEE In-ternational Conference on Computer-Aided Design.—658～662(HG)     

膜混合集成电路、MOS 集成电路

Y2000-62364-105 0100354混合信号设计与测试(IEEE TTTC-LA 专题部分)(含3篇文章)=Session 7:mixed-signal design and test,IEEE TTTC-LA special session[会,英]//Proceedings ofthe Ⅻ Symposium on Integrated Circuits and SystemsDesign(SBCC199).—105～118(PC)本部分收入3篇论文。题名为:混合信号可编程序组分的电路级考虑,采用瞬态分析的2阶动态特性系统中的故障检测,以及具有可测试性特征的低灵敏度开关电容器滤波器设计。     

膜混合集成电路、MOS 集成电路

Y2002-63070-23 0206031改进型电流式 CMOS 电压基准=An improved current-mode CMOS voltage reference[会,英]/Harrison,W.T.& Connelly,J.A.//2001 Southwest Symposium onMixed-Signal Design.—23～27(PE)     

膜混合集成电路、MOS集成电路

Y2002-63121-594 0219677深亚微米 CMOS 的备用能量降低技术的有效性=Ef-fectivity of standby-energy reduction techniques for deepsub-miron CMOS[会,英]/Van der Meer.P.R.& vanStaveren.A.//The IEEE International Symposium onCircuits and Systems Vol.4 of 5.—594～597(HE)Y2002-63121-758 0219678应用多层多晶硅二极管的接通有效功率轨迹静电放电钳位电路设计=Design on the turn-on efficient power-rail ESD damp circuit with stacked polysilicon diodes[会,英]/ker,M..D.& Chen,T.-Y.//The IEEE