共查询到18条相似文献,搜索用时 62 毫秒
1.
2.
SRAM型现场可编程门阵列(FPGA)电路信号处理性能强大,在航天器中应用非常广泛。但SRAM型FPGA的逻辑单元在存在大量宇宙射线和高能粒子的空间环境中容易发生单元翻转现象,导致器件逻辑功能异常。通过刷新控制电路对FPGA的逻辑功能持续刷新,是当下解决单元翻转问题的通用方法。为了满足抗单粒子翻转的系统需求,FPGA刷新控制电路本身的抗单粒子翻转性能也需要通过一定的试验方法进行充分验证。设计了1种辐照试验测试方法,对FPGA刷新控制电路进行了辐照测试,通过该辐照方法系统地验证了该电路的抗单粒子翻转性能。 相似文献
3.
SRAM型FPGA在宇航领域有广泛的应用,为解决FPGA在空间环境中的单粒子翻转问题,增强设计的可靠性,本文给出了一种低成本的抗辐照解决方案。该方案从外置高可靠存储器中读取配置数据,通过定时刷新结合三模冗余的方式消除单粒子影响,提高了系统的鲁棒性。 相似文献
4.
5.
6.
7.
SRAM型FPGA在空间辐照环境下,容易受到单粒子效应的影响,导致FPGA存储单元发生位翻转,翻转达到一定程度会导致功能错误。为了评估FPGA对单粒子效应的敏感程度和提高FPGA抗单粒子的可靠性,对实现故障注入的关键技术进行了研究,对现有技术进行分析,设计了单粒子翻转效应敏感位测试系统,利用SRAM型FPGA部分重配置特性,采用修改FPGA配置区数据位来模拟故障的方法,加速了系统的失效过程,实现对单粒子翻转敏感位的检测和统计,并通过实验进行验证,结果表明:设计合理可行,实现方式灵活,成本低,为SRAM型FPGA抗单粒子容错设计提供了有利支持。 相似文献
8.
9.
为了防止空间应用SRAM出现SEU错误累积,提出了一种优化的读→校验→回写刷新机制.该机制实时监测处理器状态,当处理器对外部主存进行读操作时,由存储器控制器自主地(即不需处理器干预)对读操作的存储单元进行刷新操作;当处理器进行访问外部主存以外的其他操作时,由存储器控制器自主的对所有的存储单元进行遍历式刷新操作,该机制可以避免长时间未被读的存储单元发生SEU错误的累积,保证SRAM单元中发生错误的比特位数小于校验码的纠检错能力.最后,通过向SRAM随机注错的方法对本机制的存储器控制器进行验证,结果表明存储器控制器满足设计要求. 相似文献
10.
Virtex-Ⅱ系列FPGA的回读与部分重配置 总被引:2,自引:1,他引:2
介绍了基于SRAM的Virtex-Ⅱ系列FPGA试验样板的系统功能,实现了对XQ2V3000FPGA的回读与部分重配置,并给出了JTAG接口下的时序,最后分析了试验的结果。结果表明,FPGA回读可以有效地检测FPGA是否发生了单粒子翻转,而部分重配置可以有效地降低FPGA发生翻转的累积效应,并修复系统功能。 相似文献
11.
针对卫星平台和载荷对大规模集成电路的依赖性越来越强,尤其是SRAM型FPGA。作为信号处理核心器件,FPGA的单粒子效应备受关注。文中研究了三模冗余和动态刷新两种加固方法,并进行重粒子试验验证,采用不同能量的粒子以对照实验的方式验证了加固方法的有效性,试验结果显示,文中设计的加固方法可以提高抗单粒子性能2倍以上。 相似文献
12.
基于FPGA高速并行采样技术的研究 总被引:1,自引:1,他引:1
介绍一种基于四通道ADC的高速交错采样设计方法以及在FPGA平台上的实现。着重阐述四通道高速采样时钟的设计与实现、高速数据的同步接收以及采样数据的校正算法。实验及仿真结果表明,同步数据采集的结构设计和预处理算法,能良好抑制并行ADC输出信号因相位偏移、时钟抖动等造成的失配误差。 相似文献
13.
流水线技术是FPGA设计速度优化的有效方法之一。通过不同流水线级数和不同位宽的加法器和乘法器综合数据的对比,说明在用FPGA实现数字信号处理硬件化运算中流水线技术的有效性和选择方法。对流水线应用中设计方法的选择、流水线首次延时和寄存器触发时间、嵌入式存储器块的使用、控制流水线和数据流水线的划分等需要注意的关键问题进行了简要分析。 相似文献
14.
15.
16.
对旋转式发光二极管显示屏的时空分割原理和总体设计方案做了简单的阐述,重点介绍了用FPGA设计的旋转式显示屏的电子线路及显示部分中各部分的功能和工作原理,以及将视频信号转换为发光二极管显示的过程。针对旋转式显示屏高速旋转、传输数据量大、速度高的特点,设计了基于FPGA的显示控制器,用FPGA控制发光二极管各管的显示灰度,实现了旋转式发光二极管显示屏的256级灰度显示。实验结果证明该方法制造的旋转式显示屏能正确显示传送的信息内容,该系统可以节省大量的发光二极管,造价低,是一种廉价、高效的新技术产品。 相似文献
17.
随机误码插入技术用于数字网传输损伤模拟系统,以模拟信号在信道中的误码损伤。提出了当前误码损伤模拟设备存在处理速度慢、效率不高的问题,针对此问题分析了基于FPGA的误码插入常规方法。在此基础上提出了一种新型的高速并行误码插入方案,该方案采用线性反馈移位寄存器构造多路随机数发生器,同时保证误码图案的等效性,实现了对信号的并行处理。进行了测试,结果符合指标要求,性能良好,便于实现。 相似文献