一种4阵元BDII/GPS抗干扰接收机RF前端设计

实现了一种双通道4阵元接收前端,包含一种低插损无源三端口分路器。在公共端口复用有源低噪声放大器,替代了常规的分路有源放大及功率分配电路,通过电路复用减小了通道功耗,将常规的双频段功率分配插损从3 dB分配插损及约1 dB器件损耗减小至0.5 dB。该多端口无源电路实现了30 dB以上的隔离度,还减少了一级预选滤波器。给出了高线性度通道的设计方法,提高通道输入线性度(IIP3)的同时降低了功耗,优化了通道噪声系数,实现了一种4阵元低功耗BDII/GPS双模抗干扰有源天线。测试结果表明,该接收机同时实现了4通道3.63 W总功耗,输出线性度(OIP3)超过29 dBm,噪声系数小于1.5 dB,抗单音干扰优于90 dB。     

一种GPS接收机级联抗干扰方法

文章研究GPS接收机抗干扰技术,提出了一种级联抗干扰方法,利用变换域消除窄带干扰,然后用互谱度量方法消除剩余干扰。文章给出了变换域抗窄带干扰方法的一般流程;设计了变换域方法的核心部分频域处理算法。证明在接收信号频谱中,如果某一段频谱平坦或接近平坦,这段频谱就服从高斯分布,并可推出谱线的幅度服从瑞利分布。根据这个性质,提出频谱分段处理的方法,利用接收信号频谱均匀频段的统计特性进行窄带干扰抑制。通过列举空时联合处理方法说明其资源消耗和信号失真均大于本文提出的级联方法。仿真表明在有宽带干扰存在的情况下,使用本文提出的方法可以检测并消除窄带干扰。通过多干扰环境下的仿真,测得该方法的抗干扰能力比空时联合方法更好。      

一种多级GPS抗干扰接收机设

针对空时联合处理在GPS抗干扰方面应用时其性能取决于天线阵元数,从而带来计算量和体积增大的问题,提出了一种多级抗干扰GPS接收机的设计方法,在与空时联合处理同样的抗干扰性能的情况下具有较小的复杂度。最后给出的仿真结果表明其在减少运算量、提高抗干扰性能方面有优势。     

GPS接收机的抗干扰技术

随着GPS得到广泛的应用,GPS信息的干扰也在加剧。本文针对GPS系统所受到的干扰探讨了几种GPS接收机抗干扰技术,重点研究了自适应滤波技术及其在GPS系统抗干扰中的应用。     

一种双通道跟踪接收机的实现方法

针对射电星、高速调制等宽频谱信源的天线跟踪问题,提出了一种双通道跟踪接收机的实现方法。该方法采用宽频谱中的一段频谱进行和通道与差通道的双通道传输、变频和放大,进行模拟数字转换后在数字信号中完成跟踪角误差的提取与归一化,并在数字上完成高精度的相位校正。仿真结果表明,该方法可适用于各种类型信源的跟踪角误差的解调。     

GPS接收机抗干扰性能仿真研究

从压制式干扰对GPS信号捕获的影响和对GPS信号跟踪的影响2个方面分析了对GPS接收机实施干扰的可行性;进行了GPS干扰性能仿真,建立了P码GPS接收机、P码GPS信号和GPS下行信道的数学模型和仿真模型;对单载波干扰信号、阶梯波扫频干扰信号和噪声调频干扰信号下P码GPS接收机的抗干扰容限进行了仿真实验,并给出了实验结果,最后对抗干扰容限仿真实验结果进行了分析。     

一种用于相控阵雷达的多通道接收机

分析了雷达系统的需求,介绍了一种用于相控阵雷达的多通道接收机,对接收机指标进行了计算,重点分析了接收链路的增益分配、线性频率调制(LFM)信号的实现和Ku波段本振源的低相噪设计,并优化了接收机的抗振性能。测试结果表明接收机的主要技术指标满足系统要求,整个方案合理、可行。     

一种SDR接收机信噪比的估计方法

研究了软件无线电接收机信噪比估计问题。首先总结已有的理论,得到一种估计SDR接收机信噪比的方法,并着重分析了时钟抖动对系统信噪比的影响,以及如何由时钟的相位噪声得到时钟的抖动。进而提出一种改进的估计SDR接收机信噪比的方法。文章最后通过实验给出实际测试结果,结果表明新的估计方法更准确、可靠。     

一种应用于GPS接收机的低功耗CMOS频率合成器

提出了一种应用于GPS/Galileo L1/E1波段接收机的低功耗频率合成器,并成功在0.18 µm CMOS 工艺中实现。通过在锁存器的输出端引入时钟控制管,高速源耦合逻辑预分频器相比传统结构,最高分频频率得到提高。测试结果显示,该频率合成器在1.8V的电源供电情况下消耗电流6 mA,带内相噪小于-87 dBc/Hz(15 KHz频率偏移处),杂散小于-65 dBc,核心电路面积0.6 mm2。     

一种改进HMSWF导航接收机空时抗干扰方法

该文针对抑制GPS信号中期望信号方向的冲激毛刺干扰影响问题,提出改进的Householder多级维纳滤波(HMSWF)方法,该方法用具有最小模的样本商作为复权,替代部分HMSWF的权值计算,新方法应用于GPS接收机空时抗干扰中,能很好抑制期望信号方向的冲激毛刺干扰对自适应权值计算的影响。计算机仿真结果验证了算法的优良抗干扰性能和良好的抑制期望信号方向冲激毛刺干扰影响的能力。     

基于FPGA的GNSS接收机抗干扰的设计

由于到达地面的GNSS信号很微弱,导致GNSS接收机极易受到干扰。特别是在作战时,敌方发射的强干扰对GNSS接收机影响很大,如果不施以抗干扰措施,接收机将无法正常工作。本文提出了频域——空域联合抗干扰的技术方案,仿真结果表明频域——空域联合抗干扰的算法比频域抗干扰算法和空域抗干扰算法性能更优越,在FPGA中用Verilog语言实现了该联合域抗干扰的算法。     

GPS卫星接收机的自适应抗干扰设计

提出了一种加强GPS卫星接收机抗干扰能力的技术实现方案,采用自适应调零技术以及天线阵的具体实现方式来消除干扰。文中还对自适应天线阵所采用的功率倒置的算法做了详细说明,并进行了计算机仿真。     

一种新的GPS高动态接收机的研究

文章通过对普通的GPS接收机信号同步的机理进行研究,分析了高动态环境下给接收机的处理造成的问题,并给出解决方案.最后,在普通的GPS接收机的基础上设计了高动态接收机的模型,为高动态接收机的深入研究提供基础.     

短波宽带大动态射频信道的设计

根据现代电子侦察系统的要求,结合现有的工程实现技术,研制了短波宽带数字侦察接收机。讨论了适用于大动态、高线性的射频信道的电路结构及性能特点。综合考虑了接收机的噪声系数、增益和动态范围,仔细选择所有元器件,研究了射频信道各部分的指标分配与整机性能指标优化设计,提出了自动增益控制扩展总动态的实现方案。在接收机高线性和大动态范围的设计与具体电路实现上具有一定的创新与独到之处。实验证明接收机具有85dB的动态范围,满足短波宽带电子侦察系统设计指标要求。     

大动态雷达跟踪接收机设计

给出了一种典型三路跟踪接收机的大动态范围设计，介绍了此方案的特点。     

GPS抗干扰接收机性能分析

在GPS接收机的抗干扰领域,空域滤波算法(自适应调零)是目前应用最广泛的方法,空一时二维自适应滤波算法是目前最先进的方法;而在抗干扰接收机的天线阵型中,线形阵和圆形阵是比较常用的2种阵型.介绍空域滤波和空-时二维自适应滤波这2种算法的基本原理,用对2种算法做了仿真,并做性能分析;同时对空域滤波应用线形天线阵和圆形天线阵进行仿真,并做出性能分析,最后得出结论.     

高动态GPS接收机跟踪环路设计与实现

为了解决高动态环境下GPS信号跟踪问题,讨论了跟踪环路类型和参数的选择策略,给出了一组适合高动态应用的环路参数,分析了基于开环频率估计和2阶FLL(Frequency Lock Loop)辅助3阶PLL(Phase Lock Loop)的高动态环境下快速的捕获转跟踪方法,给出了在由FPGA和DSP组成的硬件平台上的具体实现,利用GPS信号模拟器对所设计的跟踪环路的动态性能进行了验证。测试结果表明所设计的高动态跟踪环路能够承受60g视距动态应力。     

基于FPGA高动态GPS快速捕获协处理器设计实现

高动态GPS接收机中,扩频信号捕获是系统的关键技术.由于系统的高动态特性,使GPS信号产生较大的载波多普勒频移和伪码多普勒频移,加大了信号捕获的难度.若采用通常的滑动相关捕获,需要很长的捕获时间;采用传统的全匹配滤波器结构,消耗的硬件资源太大.为提高捕获性能,分析了一种改进的折叠匹配滤波器并采用相干累加和非相干累加相结合的快速捕获方法,对GPS信号进行码相位的并行捕获,详细介绍了基于FPGA的具体实现.     

新型高选择性双模宽带带通滤波器设计

首先利用阶梯阻抗谐振器和交叉耦合馈线结构设计了一种带宽达73．2％新型双模带通滤波器。该谐振器在通带内产生两个可调模式,馈线结构在阻带对称产生两个传输零点。接着在馈线上加载短路线,使原有的两个传输零点向截止频率靠近,并在上阻带新增一个零点,从而在保持原滤波器通带性能的同时提高了频率选择性和上阻带特性。通过对比两个滤波器S参数进一步验证改进效果。最后制作测试了该短路线加栽的滤波器,仿真和实测结果吻合良好。     

适用于SerDes接收器DFE的高速动态比较器

在SerDes电路中,高速数据传输的关键在于均衡的速率,因此随着SerDes对数据传输速率要求越来越高,对SerDes中接收器的判决反馈均衡器的速率要求也在提高。作为自适应判决反馈均衡器的关键组成部分,比较器的延时大小决定了自适应均衡器的判决容限。为了满足低压应用对高速率比较器的低延迟要求,文章基于传统双尾比较器提出一种新的适用于SerDes接收器中判决反馈均衡器的高速差分信号动态比较器电路。在TSMC 28 nm CMOS工艺下,当电源电压为1 V时,平均延迟时间为52.58 ps,可满足高达15 Gbit/s数据速率的判决反馈均衡器应用需求。