一种高精度∑-ΔA/D转换器的数字滤波器设计

设计了一种用于高精度音频∑-ΔA/D转换器的数字滤波器.该滤波器由级联梳状滤波器(CIC)、补偿滤波器和半带滤波器组成.设计中采用了乘法器分时复用技术以减少电路面积.设计的滤波器可实现128/64两种抽取率,其性能可满足该∑-ΔA/D转换器的要求.     

用于微机械陀螺表头信号采集的∑-Δ ADC设计与实现

为实现微机械陀螺表头信号的高精度采集,采用基于过采样原理的∑-Δ模数转换器(ADC)作为模数信号转换单元是一种新的选择。为此设计了一种二阶带通连续时间的∑-ΔADC,该∑-ΔADC由二阶带通连续时间∑-Δ调制器和数字抽取滤波器组成。其中数字抽取滤波器通过两级抽取滤波实现,第一级是梳状滤波器(CIC),第二级是有限冲击响应(FIR)补偿滤波器。通过Matlab/Simulink建模仿真和电路实验验证了所设计的∑-ΔADC能对简化的微机械陀螺表头信号进行有效采集,仿真得到带内信噪比约为104dB;经电路实验测得带内信噪比约为87dB。     

∑-Δ ADC在软件无线电移动终端中的应用

模数转换器是基于软件无线电的多模移动终端中的关键器件。∑-Δ模数转换器(∑-ΔADC)是利用∑-Δ调制技术和数字滤波技术实现的一种高精度模数转换器,主要由∑-Δ调制器和数字降采样滤波器构成。简要描述了移动通信信号特征,对闪烁型模数转换器(Flash-ADC)和∑-Δ模数转换器的性能进行了详细分析与比较,指出∑-Δ模数转换器可以更好地满足多模移动终端中对大动态范围A/D转换的要求。     

Δ-∑A／D转换器中数字下变频解调器的设计与实现

从集成电路设计技术的角度，介绍了Δ-∑A／D转换器中数字下变频解调器的原理和集成实现方法。釆用CSD码，用CIC滤波器、半带滤波器，实现了16位Δ-∑A／D转换器中的抽取器。对所设计的HDL代码进行了综合及仿真。结果表明，设计达到了精度要求，且具有速度快、面积小的特点。     

带通∑—Δ调制器的双线性变换设计方法

本文论述了带通式∑-Δ调制器的双线性变换设计方法，通过线性化的插入式网络分析技术，将带通式∑-Δ调制器的设计问题转化耿IIR带阻数字滤波器的设计问题，文章给出了该方法的原理和设计步骤，并对一位∑-Δ代码的产生和检验方法以及调制器的稳定性问题进行了说明了讨论，最后给出了利用Matlab的计算机仿真结果，结果表明，该方法简单可靠，便于计算机仿真和检验，可大大加快带通∑-Δ调制器的设计过程。     

24位高精度音频ΣΔDAC

文章介绍了一种应用于高品质音频领域的24位∑Δ数-模转换器（∑ΔDAC）。用两个半带滤波器和一个梳状滤波器来实现64倍的过采样。优化设计选择了多位∑Δ调制器用CT输出级用来实现高信噪比，并降低系统对时钟抖动的敏感度。DWA算法被用来实现数字-模拟接口的线性特性。整个DAC的信噪比达到96dB，动态范围90dB。采用中芯国际0．131μm工艺，整个电路面积为1．5mm^2。     

一种∑-Δ模数转换器

∑-Δ模数转换器是一种高度集成化的新型模数转换器,采用过采样技术,无需采样保持电路.它内置了多路复用器、可编程放大器、调制器、数字滤波器、校准系统和串行接口.其转换率最高为150kHz,分辨率可达24位.本文对该系列∑-Δ模数转换器的原理结构及其操作进行简单介绍.     

一种用于过采样∑-ΔDAC和D类音频功率放大器的插值滤波器设计

本文提出了一种用于过采样∑-ΔDAC和D类音频功率放大器的插值滤波器的设计方法，利用此方法设计出了一个4倍的插值滤波器。     

用于微机械陀螺表头信号采集的∑ Δ ADC设计与实现

为实现微机械陀螺表头信号的高精度采集,采用基于过采样原理的∑-Δ 模数转换器（ADC）作为模数信号转换单元是一种新的选择。为此设计了一种二阶带通连续时间的∑ -Δ ADC,该 ∑-Δ ADC由二阶带通连续时间∑-Δ调制器和数字抽取滤波器组成。其中数字抽取滤波器通过两级抽取滤波实现,第一级是梳状滤波器（CIC）,第二级是有限冲击响应（FIR）补偿滤波器。通过Matlab/Simulink建模仿真和电路实验验证了所设计的∑-Δ ADC能对简化的微机械陀螺表头信号进行有效采集,仿真得到带内信噪比约为104 dB;经电路实验测得带内信噪比约为87 dB。     

高精度音频∑-ΔDAC的设计

提出了一种用于音频领域的18 bit∑-ΔDAC设计,其中采样率为48kHz的18bit数据经过插值滤波器的过抽样率为128,∑-Δ调制器选用4阶3bit输出的MASH结构,在Matlab下进行了系统仿真,测试结果表明方案可行.     

高精度音频∑-ΔDAC的设计

提出了一种用于音频领域的18 bit∑-ΔDAC设计,其中采样率为48kHz的18bit数据经过插值滤波器的过抽样率为128,∑-Δ调制器选用4阶3bit输出的MASH结构,在Matlab下进行了系统仿真,测试结果表明方案可行.     

GNSS射频芯片中小数分频技术研究

针对GNSS射频前端PLL频率综合器中的低杂散小数分频问题,提出了分别基于累加器结构和MASH1-1-1Δ-∑结构的两种小数分频调制器实现方案。进而选取3.996 MHz为GNSS射频前端模拟中频频率,16.368 MHz为PLL频率综合器参考频率,在GPS L1和BD-2 B1频点上对30级累加器级联结构和MASH1-1-1Δ-∑结构的输出功率谱进行分析,并在此基础上对它们的小数杂散特性进行了对比研究。结果表明,MASH1-1-1Δ-∑结构具有噪声整形功能,可将小数杂散由低频段推至高频段,从而在低频段获得更优的杂散特性。由于高频段的杂散可被PLL环路滤波器滤除,故MASH1-1-1Δ-∑结构更适合用在基于PLL的频率综合器中。     

过取样Δ∑调制技术的音调特性分析

过取样Δ∑调制技术，通过提高过取样比和噪声整形技术，减小了反混叠前置滤波器的复杂性和对模拟器件非线性的敏感性以及降低了对取样保持电路的精度要求。但是过取样Δ∑调制器目前仍存在着音调特性问题。本文针对此问题进行了分析。     

∑-Δ ADC的降采样滤波器的设计与实现

介绍了一种带宽150 kHz、16 bit的∑-Δ模数转换器中的降采样低通滤波器的设计和实现。系统采用Sharpened CIC（cascaded integrator-comb）和ISOP（interpolated second-order polynomials）频率补偿技术对通带的下降进行补偿,最后级联三个半带滤波器输出。芯片采用SMIC 0.18μmCMOS工艺实现,系统仿真和芯片测试结果表明,性能满足设计指标要求。与传统音频领域的∑-ΔADC应用相比,该设计在很大程度上拓展了处理带宽,提高了处理精度,并且便于集成在SOC芯片中,主要应用于医疗仪器、移动通信、过程控制和PDA（personal digital assistants）等领域。     

Σ-Δ模数转换器工作原理及简单分析

∑-ΔA/D转换器是一种高精度的模数转换器,它和传统的A/D转换器不同,具有高分辨率、高集成度、造价低和使用方便的特点,并且越来越广泛地使用在一些高精度仪器仪表和测量设备中。文章从信号的过采样、噪声整形、数字抽取滤波等方面分析了∑-ΔA/D转换器的工作原理,对人们全面了解∑-ΔA/D转换器有一定的帮助。     

基于∑-△技术的DBF中抽取滤波器设计

介绍了在基于∑-△技术的数字波束合成(DBF)中抽取滤波器系统设计方法和具体实现方案。CIC滤波器、补偿滤波器、FIR滤波器三级级联方式一方面降低了采样率，另一方面对∑-△调制完成解调。通过实例仿真，证明了设计的可行性。     

2.5毫瓦、6位输出锁存器、可编程、低价位高精度的16位A/D芯片—CS5529

近日,Crystal推出的CS5529芯片采用Crystal发明的Δ-∑技术,精度为16位,线性误差为0.0015％FS,可以处理单极性或双极性信号,输入范围为±2.5V,片上带有数字滤波器,自     

高速∑-ΔDAC中插值滤波器的设计

基于ISO/IEC18000-6C协议设计了一种最高工作频率为48 MHz可用于UHF RFID系统的∑-ΔDAC的插值滤波器。该滤波器采用级联补偿滤波器、半带滤波器和级联积分梳状(CIC)滤波器的系统结构以降低设计复杂度。基于正则符号编码(CSD)技术将前两级滤波器中的乘法运算转化为移位相加以降低功耗和面积。同时,对CIC滤波器进行结构优化,进一步降低功耗。整个设计在MATLAB下完成系统仿真,并经过代码仿真、逻辑综合、布局布线等一系列数字流程。整个滤波器用标准0.18μm CMOS工艺实现,核心芯片面积小于0.52 mm2功耗约为5 mW。经仿真验证,满足性能要求。     

高阶模拟∑-Δ调制器设计研究

在简要介绍高阶1位量化∑-ΔA／D转换器基本原理的基础上，分析了∑-Δ调制器的噪声特性；介绍了传统线性模型下的噪声传递函数的设计方法。同时，结合实际高阶模拟∑-Δ调制器譬开关电容实现电路，重点对影响调制器性能的非理想因素进行了详细分析，并采用程序建模仿真的方法指导电路设计。与传统设计方法的结果对比表明，文中的方法可以为电路设计提供更加可靠的依据。     

∑—Δ调制技术在频率合成中的应用

本文介绍了采用∑-Δ调制技术的小数分频PLL频率合成器，为了提高分频信号的质量和减少小数分频器的小数杂散，我们采用了高阶∑-Δ调制技术原理，本文还提出了采用这种原理的具体电路实现方式。