超薄Si3N4/SiO2(N/O) stack栅介质及器件

成功制备了EOT(equivalent oxide thickness)为2.1nm的Si3N4/SiO2(N/O) stack栅介质,并对其性质进行了研究.结果表明,同样EOT的Si3N4/SiO2 stack栅介质和纯SiO2栅介质比较,前者在栅隧穿漏电流、抗SILC性能、栅介质寿命等方面都远优于后者.在此基础上,采用Si3N4/SiO2 stack栅介质制备出性能优良的栅长为0.12μm的CMOS器件,器件很好地抑制了短沟道效应.在Vds=Vgs=±1.5V下,nMOSFET和pMOSFET对应的饱和电流Ion分别为584.3μA/μm和-281.3μA/μm,对应Ioff分别是8.3nA/μm和-1.3nA/μm.     

恒压应力下超薄Si3N4/SiO2叠层栅介质与SiO2栅介质寿命比较

以等效氧化层厚度(EOT)同为2.1nm的纯SiO2栅介质和Si3N4/SiO2叠层栅介质为例,给出了恒定电压应力下超薄栅介质寿命预测的一般方法,并在此基础上比较了纯SiO2栅介质和Si3N4/SiO2叠层栅介质在恒压应力下的寿命.结果表明,Si3N4/SiO2叠层栅介质比同样EOT的纯SiO2栅介质有更长的寿命,这说明Si3N4/SiO2叠层栅介质有更高的可靠性.     

恒压应力下超薄Si_3N_4/SiO_2叠层栅介质与SiO_2栅介质寿命比较

以等效氧化层厚度(EOT)同为2.1nm的纯SiO2栅介质和Si3N4/SiO2叠层栅介质为例,给出了恒定电压应力下超薄栅介质寿命预测的一般方法,并在此基础上比较了纯SiO2栅介质和Si3N4/SiO2叠层栅介质在恒压应力下的寿命.结果表明,Si3N4/SiO2叠层栅介质比同样EOT的纯SiO2栅介质有更长的寿命,这说明Si3N4/SiO2叠层栅介质有更高的可靠性.     

前栅工艺下高k/金属栅CMOS器件EOT控制技术研究

随着CMOS器件特征尺寸的不断缩小,绝缘栅介质层也按照等比例缩小的原则变得越来越薄,由此而产生的栅漏电流增大和可靠性降低等问题变得越来越严重。传统的SiO2栅介质材料已不能满足CMOS器件进一步缩小的需要,而利用高介电常数栅介质(高k)取代SiO2已成为必然趋势。而在前栅工艺下,SiO2界面层生长问题严重制约了EOT的缩小以及器件性能的提升。介绍了一种前栅工艺下的高k/金属栅结构CMOS器件EOT控制技术,并成功验证了Al元素对SiO2界面层的氧吸除作用。     

堆叠栅介质MOS器件栅极漏电流的计算模型

采用顺序隧穿理论和传输哈密顿方法并考虑沟道表面量子化效应,建立了高介电常数堆叠栅介质MOS器件栅极漏电流的顺序隧穿模型。利用该模型数值,研究了Si3N4/SiO2、Al2O3/SiO2、HfO2/SiO2和La2O3/SiO2四种堆叠栅介质结构MOS器件的栅极漏电流随栅极电压和等效氧化层厚度变化的关系。依据计算结果,讨论了堆叠栅介质MOS器件按比例缩小的前景。     

高k栅介质/金属栅结构CMOS器件的等效氧化层厚度控制技术

随着CMOS器件特征尺寸的不断缩小,绝缘栅介质层也按照等比例缩小的原则变得越来越薄,由此而产生的栅漏电流增大和可靠性降低等问题变得越来越严重。传统的SiO2栅介质材料已不能满足CMOS器件进一步缩小的需要,而利用高介电常数栅介质(高k)取代SiO2已成为必然趋势。综述了国内外对纳米尺度CMOS器件高k栅介质的等效氧化层厚度(EOT)控制技术的一些最新研究成果,并结合作者自身的工作介绍了EOT缩小的动因、方法和展望。     

多晶硅后热退火引起SiO2栅介质可靠性下降的原因分析及其抑制方法

实验研究表明,多晶硅后的高温退火明显引起热SiO2栅介质击穿电荷降低和FN应力下电子陷阱产生速率增加．采用N2O氮化则可完全消除这些退化效应,而且氮化栅介质性能随着退火时间增加反而提高．分析认为,高温退火促使多晶硅内H扩散到SiO2内同Si—O应力键反应形成Si—H是多晶硅后SiO2栅介质可靠性退化的主要原因;氮化抑制退化效应是由于N“缝合”了SiO2体内的Si—O应力键缺陷．     

含N超薄栅氧化层的击穿特性

研究了含N超薄栅氧化层的击穿特性.含N薄栅氧化层是先进行900C干氧氧化5min,再把SiO2栅介质放入1000C的N2O中退火20min而获得的,栅氧化层厚度为10nm.实验结果表明,在栅介质中引入适量的N可以明显地起到抑制栅介质击穿的作用.分析研究表明,N具有补偿SiO2中O3 Si@和Si3 Si@等由工艺引入的氧化物陷阱和界面陷阱的作用,从而可以减少初始固定正电荷和Si/SiO2界面态,因此提高了栅氧化层的抗击穿能力.     

一种抗辐射加固功率器件──VDMNOSFET

采用 Si3N4- Si O2 双层栅介质及自对准重掺杂浅结 P+区研制出了一种抗辐射加固功率器件—— VDMNOS-FET (垂直双扩散金属 -氮化物 -氧化物 -半导体场效应晶体管 ) .给出了该器件的电离辐射效应及瞬态大剂量辐射的实验数据 ,与常规 VDMOSFET相比获得了良好的抗辐射性能 .对研制的 2 0 0 V VDMNOSFET,在栅偏压 +10 V,γ 总剂量为 1Mrad (Si)时 ,其阈值电压仅漂移了 - 0 .5 V,跨导下降了 10 % .在 γ瞬态剂量率达 1× 10 1 2 rad(Si) /s时 ,器件未发生烧毁失效 .实验结果证明 Si3N4- Si O2 双层栅介质及自对准重掺杂浅结 P+区显著地改善了功率 MOS器件的     

h-BN/Al2O3栅介质氢终端金刚石场效应晶体管

金刚石是实现高频大功率器件的理想候选材料,但是其较低的载流子迁移率制约了器件的性能,六方氮化硼(h-BN)作为氢终端金刚石场效应晶体管(FET)的栅介质材料有望提升金刚石材料的载流子迁移率。利用商业化大面积h-BN材料,制备了h-BN/Al₂O₃栅介质的氢终端金刚石FET,h-BN/Al₂O₃/氢终端金刚石材料的载流子迁移率得到提升,达到186 cm²/(V·s)。相较于Al₂O₃栅介质的金刚石FET,h-BN/Al₂O₃栅介质的金刚石FET最大饱和电流密度和最大跨导均得到提升,分别为141 mA/mm和9.7 mS/mm。通过电容-电压(C-V)测试计算了栅介质和金刚石间界面固定电荷密度和陷阱密度,h-BN/Al₂O₃栅介质的金刚石FET界面负固定电荷密度为5.4×10¹² cm^-2·eV^-1...     

DVB数字视频广播中Eb/N0与C/N的关系

在DVB数字视频广播系统中，能够用Eb／N0或C／N来表征系统基本性能，介绍Eb/N0和C／N的概念，并描述Eb／N0与C/N的代数关系。     

高k栅介质材料的研究进展

综述了超薄SiO2栅介质层引起的问题、MOS栅介质层材料的要求、有希望取代传统SiO2的高k栅介质材料的研究进展.提出了高k栅介质材料研究中需进一步解决的问题.     

电缆电视系统中载噪比的计算

本文详细讨论了电缆电视系统中的噪声问题,并推导出一系列有关电缆电视系统中载噪比计算的实用公式。     

Millisecond flash-lamp annealing of LaLuO3

Metal-oxide-semiconductor capacitors containing the alternative high-k dielectric LaLuO₃ were treated by flash lamp annealing (FLA). Capacitance-voltage (C-V) and current-voltage (J-V) characteristics reveal an increase in the capacitance for the flashed samples while the very low leakage current of the LaLuO₃ is retained. Microstructural investigations confirm the thermal stability of the film even after FLA at 1200 °C, 20 ms.     

Epitaxial strontium oxide layers on silicon for gate-first and gate-last TiN/HfO2 gate stack scaling

We show that a thin epitaxial strontium oxide (SrO) interfacial layer enables scaling of titanium nitride/hafnium oxide high-permittivity (high-k) gate stacks for field-effect transistors on silicon. In a low-temperature gate-last process, SrO passivates Si against SiO₂ formation and silicidation and equivalent oxide thickness (EOT) of 5 Å is achieved, with competitive leakage current and interface trap density. In a gate-first process, Sr triggers HfO₂-SiO₂ intermixing, forming interfacial high-k silicate containing both Sr and Hf. Combined with oxygen control techniques, we demonstrate an EOT of 6 Å with further scaling potential. In both cases, Sr incorporation results in an effective workfunction that is suitable for n-channel transistors.     

Role of ultrathin Al2O3 layer in organic/inorganic hybrid gate dielectrics for flexibility improvement of InGaZnO thin film transistors

We investigated flexible amorphous InGaZnO (a-IGZO) thin film transistors (TFTs) on a polyimide (PI) substrate by using organic/inorganic hybrid gate dielectrics of poly-4vinyl phenol (PVP) and ultrathin Al₂O₃. IGZO TFTs were fabricated with hybrid PVP/Al₂O₃ gate dielectrics having Al₂O₃ layers of different nanoscale thicknesses, which were deposited by atomic layer deposition (ALD). The electrical characteristics of the TFTs with the organic/inorganic hybrid gate dielectrics were measured after cyclic bending up to 1,00,000 cycles at the bending radius of 10 mm. The ultrathin Al₂O₃ layer in the hybrid gate dielectrics improved the mechanical flexibility and protected the organic gate dielectric against damage during the sputter deposition of the IGZO layer. Finite elements method (FEM) simulations along with the structural characterization of the cyclically bent device showed the importance of optimizing the thickness of the Al₂O₃ layer in the hybrid gate dielectrics to obtain mechanically stable and flexible a-IGZO TFTs.     

High-performance enhancement-mode AlGaN/GaN MOS-HEMTs with fluorinated stack gate dielectrics and thin barrier layer

We present high-performance enhancement-mode AlGaN/GaN metal-oxide-semiconductor high-electron mobility transistors (MOS-HEMTs) by a fluorinated gate dielectric technique. A nanolaminate of an Al₂O₃/La_xAl_1-xO₃/Al₂O₃ stack (x≈0.33) grown by atomic layer deposition is employed to avoid fluorine ions implantation into the scaled barrier layer. Fabricated enhancement-mode MOS-HEMTs exhibit an excellent performance as compared to those with the conventional dielectric-last technique, delivering a large maximum drain current of 916 mA/mm and simultaneously a high peak transconductance of 342 mS/mm. The balanced DC characteristics indicate that advanced gate stack dielectrics combined with buffered fluorine ions implantation have a great potential for high speed GaN E/D-mode integrated circuit applications.     

TiO_2/SiO_2和TiO_2/SiO_xN_y层叠结构高k栅介质比较研究

以射频磁控溅射为主要工艺,制备了TiO2/SiO2和TiO2/SiOxNy两种层叠结构栅介质。对C-V特性和漏电特性的测试表明,SiO2和SiOxNy等界面层的引入有效地降低了TiO2栅介质电荷密度及漏电流,而不同层叠结构的影响主要通过界面电学性能的差异体现出来。对漏电特性的进一步分析显示,TiO2/SiO2结构中的缺陷体分布和TiO2/SiOxNy结构中的缺陷界面分布是导致电学性能差异的主要原因。综合比较来看,TiO2/SiOxNy结构栅介质在提高MOS栅介质性能方面有更大的优势及更好的前景,有助于拓展TiO2薄膜在高k栅介质领域的应用。     

亚0.1μm高K栅介质MOSFETs的特性

用二维模拟软件 ISE研究了典型的 70 nm高 K介质 MOSFETs的短沟性能 .结果表明 ,由于 FIBL 效应 ,随着栅介质介电常数的增大 ,阈值电区减小 ,而漏电流和亚阈值摆幅增大 ,导致器件短沟性能退化 .这种退化可以通过改变侧墙材料来抑制