基于共晶焊接工艺和板上封装技术的大功率LED热特性分析

采用ANSYS有限元热分析软件,模拟了基于共晶焊接工艺和板上封装技术的大功率LED器件,并对比分析了COB封装器件与传统分立器件、共晶焊工艺与固晶胶粘接工艺的散热性能。结果表明:采用COB封装结构和共晶焊接工艺能获得更低热阻的LED灯具;芯片温度随芯片间距的减小而增大;固晶层厚度增大,芯片温度增大,而最大热应力减小。同时采用COB封装方式和共晶焊接工艺,并优化芯片间距和固晶层厚度,能有效改善大功率LED的热特性。     

超薄芯片叠层封装器件热可靠性分析

采用通用有限元软件MSC.Marc,模拟分析了一种典型的多层超薄芯片叠层封装器件在经历回流焊载荷后的热应力及翘曲分布情况,研究了部分零件厚度变化对器件中叠层超薄芯片翘曲、热应力的影响。结果表明:在整个封装体中,热应力最大值(116.2 MPa)出现在最底层无源超薄芯片上,结构翘曲最大值(0.028 26 mm)发生于模塑封上部边角处。适当增大模塑封或底层无源芯片的厚度或减小底充胶的厚度可以减小叠层超薄芯片组的翘曲值;适当增大底层无源超薄芯片的厚度(例如0.01 mm),可以明显减小其本身的应力值10 MPa以上。     

基于析因实验设计的QFN热可靠性分析

在微电子封装器件的生产或使用过程中,由于封装材料热膨胀系数不匹配,不同材料的交界处会产生热应力,热应力是导致微电子封装器件失效的主要原因之一。文章采用MSC．Marc有限元软件,分析了QFN器件在回流焊过程中的热应力、翘曲变形、主应力及剪应力,并由析因实验设计得到影响热应力的关键因素。研究表明：在回流焊过程中,QFN器件的最大热应力出现在芯片与粘结剂接触面的边角处;主应力和剪切应力的最大值也出现在芯片与粘结剂连接的角点处,其值分别为21．42MPa和-28．47MPa;由析因实验设计可知粘结剂厚度对QFN热应力的影响最大。     

基于析因实验设计的QFN热可靠性分析

在微电子封装器件的生产或使用过程中,由于封装材料热膨胀系数不匹配,不同材料的交界处会产生热应力．热应力是导致微电子封装器件失效的主要原因之一。采用MSC．Marc有限元软件．分析了QFN器件在回流焊过程中的热应力、翘曲变形、主应力及剪应力,并由析因实验设计得到影响热应力的关键因素。研究表明：在回流焊过程中,QFN器件的最大热应力出现在芯片与粘结剂接触面的边角处：主应力和剪切应力的最大值也出现在芯片与粘结剂连接的角点处．其值分别为21．42MPa和-28．47MPa：由析N实验设计可知粘结剂厚度对QFN热应力的影响最大。     

基于析因实验设计的QFN热可靠性分析

在微电子封装器件的生产或使用过程中,由于封装材料热膨胀系数不匹配,不同材料的交界处会产生热应力,热应力是导致微电子封装器件失效的主要原因之一。本文采用MSC．Marc有限元软件,分析了QFNN件在回流焊过程中的热应力、翘曲变形、主应力及剪应力,并由析因实验哼殳计得到影响热应力的关键因素。研究表明：在回流焊过程中,QFN器件的最大热应力出现在芯片与粘结剂接触面的边角处;主应力和剪切应力的最大值也出现在芯片与粘结剂连接的角点处,其值分别为21．42MPa和-28．47MPa;由析因实验设计可知粘结剂厚度对QFN热应力的影响最大。     

芯片粘接空洞对功率器件散热特性的影响

芯片粘结层的空洞是造成功率半导体芯片由于散热不良而失效的主要原因.运用有限元法对芯片封装结构进行了热学模拟分析,研究了粘结层材料、粘结层厚度、粘结层空洞的面积、空洞的位置对芯片温度分布以及芯片最高温度造成的影响.对标准中规定应避免出现的粘结状况进行了分析,研究结果表明空洞的面积越大,芯片的温度越高.空洞位于拐角,即粘结区域四角的位置时,芯片散热情况最差.而在标准中给出的,芯片空洞面积达50%,且位于拐角时,芯片的温度最高.     

焊层空洞对IGBT芯片温度的影响

焊层空洞是造成IGBT模块散热不良的主要因素,基于IGBT的七层结构,建立了IGBT模块封装结构的三维有限元模型并对其进行热分析,研究焊层空洞对IGBT芯片温度的影响。对比了有无焊层空洞时IGBT模块的整体温度分布,分析了空洞类型、空洞大小、空洞形状、空洞数量及空洞分布对IGBT芯片温度分布的影响。研究结果表明:芯片焊层空洞对芯片温度的影响较大,衬板焊层空洞对芯片温度的影响较小;贯穿型空洞对芯片温度的影响要大于非贯穿型空洞;单个空洞越大,IGBT芯片温度越高;相同形状的空洞,处于边角位置比处于焊层内部对芯片温度影响大;多个空洞分布越集中,芯片温度越高;焊层缝隙对芯片温度的影响要小于空洞对芯片温度的影响。因此,在封装过程中应避免出现芯片焊层空洞,以提高IGBT的可靠性。     

粘结剂形态及尺寸对QFN器件热应力的影响

使用有限元软件MSC.Marc分析了芯片粘结剂的形态、厚度和宽度对典型微电子封装QFN(四方扁平无引脚封装)器件热应力的影响。结果表明:在有限元网格密度相同的条件下,粘结剂形态的不同会对QFN器件的热应力产生较大影响,粘结剂无溢出形态的最大热应力为85.87MPa,而粘结剂有溢出形态的最大热应力为77.84MPa,并且最大热应力出现的位置也不同;粘结剂的厚度和宽度对热应力的影响不明显;由于粘结剂形态的不同界面热应力的分布会有较大差别。     

以均匀设计法对SCSP器件工艺参数的优化

利用有限元法研究了堆叠芯片封装(SCSP)器件在封装工艺过程中的热应力分布。将工艺过程中的固化温度、升温速率等工艺参数作为优化变量,采用均匀设计方法对其进行了优化组合,并为后续的回归分析产生样本点。通过回归分析得出工艺参数与最大等效应力之间的回归方程,并将回归方程作为优化算法近似的数学模型。结果表明:最大等效应力出现在EMC固化工艺中,所以在固化阶段SCSP器件容易产生可靠性问题。通过优化,最大等效应力由222.4MPa下降到了169.0MPa。     

热应力影响下SCSP器件的界面分层

通过有限元方法研究了堆叠芯片尺寸封装(SCSP)器件在回流焊工艺过程中的热应力分布,采用修正J积分方法计算其热应力集中处应变能释放率。结果表明:堆叠封装器件中最大热应力出现在Die3芯片悬置端。J积分最大值出现在位于Die3芯片的上沿与芯片粘结剂结合部,达到1.35×10–2J/mm2,表明该位置的裂纹处于不稳定状态;在Die3芯片下缘的节点18,19和顶层节点27三个连接处的J积分值为负值,说明该三处裂纹相对稳定,而不会开裂处于挤压状态。