基于CSD编码遗传算法的数字抽取滤波器设计

针对由于系数截断或者舍入而导致的通带内波纹增加,采用CSD编码的遗传算法进行有效精度优化,通带内波纹为0.0025dB,满足系统要求。     

多相码信号数字脉压滤波器设计

对较小时宽带宽积相位编码信号的时域副瓣抑制滤波器设计问题进行了研究。在约束主瓣输出为常数时使积分副瓣电平最小化，利用最小二乘算法和加权迭代方法，适当放宽主瓣宽度，以使主副比达到最优。仿真结果表明，该方法的设计结果在一定多普勒频率范围内，与匹配滤波相比，能达到10dB以上的主副比改善，且主瓣宽度展宽不大，信噪比损失小于0．5dB。     

基于CSD方法滤波器的FPGA优化设计

在高速信号处理中，特别是在大时宽带宽积条件下，高速雷达信号的数字正交采样和脉冲压缩包含大量的乘加运算，运算量非常大，使用DSP芯片实现需多片处理完成，使系统的工作延迟大、成本高、功耗大、调试困难。文中采用CSD（Canonic Signed—Digital）算法的思想，实现数字正交采样和脉冲压缩滤波器算法优化，可显著降低运算量，使用可编程逻辑器件迅速快捷完成系统的硬件设计，并用Ahera公司的FPGA芯片进行了验证，最后给出了结果比较和分析。     

可变长度的数字匹配滤波器的原理与设计

数字匹配滤波器具有很强的信号自理能力，是通信系统中常用的一种部件。文中介绍可变长度的通用数字匹配滤波器的原理与设计。     

可变长度的数字匹配滤波器的原理与设计

数字匹配滤波器具有很强的信号处理能力，是通信系统中常用的一种部件。文中介绍可变长度的通用数字匹配滤波器的原理与设计。     

卫星通信高速可变速率MODEM中数字滤波器的研究

阐述了高速可变数字滤波器的一种设计实现方法:参数确定、设计、仿真以及电路实现,解决了卫星通信高速可变数字MODEM研制中的关键问题。设计中采用CAD、FPGA等先进的实验手段,设计结果达到国际九十年代先进水平。     

基于CSD编码遗传算法的FIR滤波器优化设计

本文主要研究了采用CSD(canonic signed digit)编码的遗传算法对FIR(Finite Impulse Response)滤波器系数进行的有限精度优化,并对传统的CSD编码方法进行了改进,使之能够更快地收敛到最优解.针对CSD编码经过交叉、变异后可能出现的问题,提出了解码替代的解决方法.在级联滤波器的设计中,采用了波纹互相抵消技术使设计的级联滤波器通带内纹波大大降低.     

基于CSD算法的高阶FIR滤波器优化设计

在通信或雷达领域的高速实时信号处理中,通常包含大量的高速高阶FIR滤波器的设计。例如在雷达信号处理中,要进行数字正交采样和脉冲压缩器的设计,要求滤波器速率高,阶数大,运算量非常大。若使用DSP芯片则需多片处理完成,使得系统的工作延迟长、成本高、功耗大、调试困难。该文根据CSD（Canonic Signed—Digital）算法的思想,实现了高阶高速FIR滤波器的优化设计。该算法可显著降低算法的运算量,可用可编程逻辑器件迅速快捷地完成系统的硬件设计。文中举例用Altera公司的FPGA来实现数字正交采样和脉冲压缩滤波器算法优化,进行了实验验证,最后给出了结果比较和分析,证明这对基于FPGA的高阶FIR滤波器的设计有实际意义。     

基于数字匹配滤波器的扩频码捕获技术研究

介绍并分析了匹配滤波器扩频码捕获算法的数字实现方式.数字匹配滤波器（Digital Matched Filter,DMF）在扩频码长较长时,耗费的硬件资源较多,实现困难,针对该问题提出了差动解决方案,在不损失性能的前提下大大降低了DMF的硬件复杂度.针对DMF对多普勒频移过于敏感这一缺点,提出了加窗方案,使得其在同一多普勒频移下输出增益衰减较小.通过仿真,证明了改进方案的优越性.     

用于快速扩谱码捕获的数字匹配滤波器

提出了高速数字伪码匹配滤波器的几种实现方案,评估了其性能,比较了方案之间的优劣。模拟及电路综合的结果表明,文中提出的方案可以使器件工作于２５ Ｍ Ｈｚ 以上的速度,能满足绝大多数现有系统的要求。     

具有快捕鉴相器和可变复位滤波器的数字锁相环

随着数字相干通信技术的发展,数字锁相环(DPLL)的应用越来越广泛。作者参阅了国外最新文献,研制出了一种有实用价值的锁相环—具有快捕鉴相器(积分式)和可变复位随机徘徊滤波器的数字锁相环。本文简述了它的工作原理,并在前人分析的基础上提出了滤波器动态概率变换特性的概念。本文着重介绍了锁相环中鉴相器和滤波器两部分电路设计及调试中的一些问题,指出了继续改进的方向,给出了最大捕捉时间的计算机模拟程序框图及部分模拟结果。     

基于可变带宽EFT滤波器的带宽匹配数字接收方法

该文提出了一种新的基于可变带宽EFT滤波器的带宽匹配数字接收方法。文中利用线性准时不变(LQTI)系统在扩展傅里叶变换(EFT)域的可变带宽频率特性来构建可变带宽滤波器(VBF),并将可变带宽EFT滤波器引入数字下变频(DDC),实现对不同带宽信号的匹配接收。应用这种滤波器的优点在于只有一个直接决定带宽的可调谱参数,更新机制简单。文中还进一步给出带宽匹配接收数字下变频的多相高效结构,运算效率和工程可实现性大大提高。实验结果证明了该方法的正确性和有效性。     

新型高速CSD编码滤波器及VLSl的实现

通过对BOOTH型乘法器、高速加法器结构和CSD编码滤波器结构的深入研究,开发出一种新型高速CSD编码滤波器结构.采用此结构实现了正交幅度调制器中的一个高速反SINC滤波器,并在ALCATEL 0.35μm CMOS工艺实现.芯片规模7500门,面积1.00mm×0.42mm.     

运用CFNN进行FIR数字滤波器优化设计

基于神经网络优化设计显示的良好性能,提出了一种直接从FIR数字滤波器的复频响应构造的复数前馈神经网络(CFNN)算法,推导验证了CFNN算法是余弦基NN算法的一个推广.最后,通过设计实例和仿真比较,证明了CFNN算法性能优于余弦基NN算法,具有良好的泛化能力.     

Taylor四相码频域旁瓣抑制数字滤波器的设计

本文分析了Taylor四相码信号的频谱结构,采用频域数字处理方法,研究了四相编码长码雷达信号距离旁瓣频域抑制滤波技术,提出一种适用于各种码长信号的旁瓣抑制滤波器(SSF)频域设计方法.并以127位Taylor四相码为例,对SSF处理的性能进行仿真分析和实验测试.当fd=0时,仿真与实测结果的主副比分别达到51dB和43dB.这表明采用这种方法所设计的T硝lor四相码信号SSF可以应用于现代雷达系统.     

一种基于数字匹配滤波器的伪码捕获方法

基于匹配滤波器的伪码捕获方法由于其速度优势在直扩通信系统中得到越来越广泛的研究和应用。数字匹配滤波器在基于软件无线电架构的数字通信系统中有很强的实用性。为提高伪码同步性能,提出了一种基于数字匹配滤波器的伪码捕获方法,主要针对载波多普勒频偏较小的应用场合。该方法保留了匹配滤波器捕获方法的速度优势,同时降低了虚警概率,提高了同步精度。该方法已成功应用于某系统。     

用微机调整数字滤波器实现的可变时延、幅度均衡器

解决数字信号的传输问题,需要各种数字传输设备。为满足波形传输无畸变的条件,要求在使用频率范围内衰减特性和群时延特性为一常数。但实际使用的信道频率特性并不是这样理想,使传输波形发生畸变造成码间干扰而直接影响到传输质量。解决的方法是施加均衡技术。均衡的方法有多种,归结起来分为两类:时域均衡和频域均衡。前者近几年已发展到用卡尔曼滤波方法实现自适应均衡;后者传统上用模拟网络实现,有源、无源均可,缺点是体积较大、调整不方便等。针对这些问题,考虑     

数字滤波器

<正> 1.前言数字信号处理技术是由六十年代前半期开始利用计算机进行音频信号合成和音频信号分解等的低频信号处理技术发展起来的。到了七十年代,由于 IC 技术的发展,就已经能够制作专用的硬件,进行信号处理了,而且专用硬件价格低廉,处理速度也比计算机处理的速度快。