超级CSP—一种晶圆片级封装

研究了圆片级芯片尺寸封装。使用再分布技术的圆片级封装制作了倒装芯片面阵列。如果用下填充技术，在再分布层里和焊结处的热疲劳应力可以减小，使倒装芯片组装获得大的可靠性。     

超级CSP——一种晶圆片级封装

研究了圆片级芯片尺寸封装.使用再分布技术的圆片级封装制作了倒装芯片面阵列.如果用下填充技术,在再分布层里和焊结处的热疲劳应力可以减小,使倒装芯片组装获得大的可靠性.     

晶圆级芯片尺寸封装技术（WL—CSP）

尺寸缩减几乎是电子封装技术应用的主要驱动力之一。高功能性和高可靠性与尺寸缩减的相互作用，也是所有微电子系统的决定因素。因此，最佳产品设计、最小单芯片封装和板技术的最佳结合，将提供最佳解决方案。晶圆级CSP将是匹配所有电子系统要求、降低总成本的单芯片封装技术的最佳方案。     

晶圆片级封装技术（WLP）概述

本文简要叙述了晶圆片级封装技术及其优越性，并概述了国内外对晶圆片级封装技术的研究状况和应用前景。     

晶圆级芯片尺寸封装技术

尺寸缩减几乎是电子封装技术应用的主要驱动力之一。高功能性和高可靠性与尺寸缩减的相互作用,也是所有微电子系统的决定因素。因此,最佳产品设计、最小单芯片封装和板技术的最佳结合,将提供最佳解决方案。晶圆级CSP将是匹配所有电子系统要求、降低总成本的单芯片封装技术的最佳方案。     

晶圆片级芯片规模封装技术(WLCSP)

本文主要介绍了一种新型的 CSP 高级封装——晶圆片级芯片规模封装技术(WLCSP)及其特点,并简述了 CSP 封装的主要特点及发展前景。     

Ultra CSP晶片级封装

取得专利的低成本小型封装随着市场对更小、更快和不太昂贵器件需要的增长，工业上正在寻找一种使产品从导线焊接封装转到直接进行芯片连接（DCA）的解决方案。在近几年间，芯片大小的封装（CSP）已经显现出在球栅阵列（BGA）和倒装片的空隙之间架起的桥梁。由于许多设计预先考虑向DCA转移，所以已经把倒装片引入到他们的CSP或BGA封装里了。Kulicke＆Soffa工业股份有限公司的K＆S倒装片分部已经超出了传统的封装和CSP封装的范围，而转到向Ultra CSP技术发展。这种UltraCSP技术是一种晶片级（Wafer Level）CSP方案，是利用一…     

一种晶圆级封装的MEMS数控衰减器

设计实现了一种晶圆级封装的三位MEMS数控衰减器,工作频段DC～15 GHz,衰减范围0～35 dB,步进5 dB。衰减器采用MEMS工艺实现,信号传输采用共面波导（CPW）结构,6个直接接触式悬臂梁MEMS开关对称放置实现不同衰减量的切换,每个开关带有三个触点,电阻网络采用T型结构,整个衰减器实现晶圆级封装。测试结果显示,DC～15 GHz频段内实现了8个衰减态,衰减器插入损耗小于1.7 dB,回波损耗小于-15 dB,衰减平坦度小于±5%,功耗几乎为零。芯片尺寸为2.7 mm×2.7 mm×0.8 mm。     

晶圆尺寸级封装器件的热应力及翘曲变形

晶圆尺寸级封装(WLCSP)器件的尺寸参数和材料参数都会对其可靠性产生影响。使用有限元分析软件MSCMarc,对EPS/APTOS生产的WLCSP器件在热循环条件下的热应力及翘曲变形情况进行了模拟,分析了器件中各个尺寸参数对其热应力及翘曲变形的影响。结果表明:芯片厚度、PCB厚度、BCB厚度和上焊盘高度对WLCSP的热应力影响较为明显。其中,当芯片厚度由0.25mm增加到0.60mm时,热应力增加了21.60MPa;WLCSP的翘曲变形主要受PCB厚度的影响,当PCB厚度由1.0mm增加到1.60mm时,最大翘曲量降低了20%。     

一种CMOS驱动器的晶圆级芯片尺寸封装

采用晶圆级芯片尺寸封装(WLCSP)工艺完成了一款小型化CMOS驱动器芯片的封装.此WLCSP驱动器由两层聚酰亚胺(PI)层、重分配布线层、下金属层和金属凸点等部分构成.完成了WLCSP驱动器的设计,加工和电性能测试,并且对其进行了温度冲击、振动和剪切力测试等可靠性试验.结果表明,经过晶圆级封装的CMOS驱动器体积为1.8mm×1.2mm×0.35 mm,脉冲上升沿为2.3 ns,下降沿为2.5ns,开关时间为10.6 ns.将WLCSP的驱动器安装至厚度为l mm的FR4基板上,对其进行温度冲击试验及振动试验后,凸点正常无裂痕.无下填充胶时剪切力为20 N,存在下填充胶时,剪切力为200 N.     

晶圆级CSP技术的发展展望

简要阐述了集成电路的封装的发展趋势,对晶圆级CSP封装的现状和未来进行了简要论述。     

一种基于扇出晶圆级封装技术的控制模块设计

随着摩尔定律放缓,各种先进封装技术成为半导体产业的重要研究内容.同时,这些技术也为系统工程师们如何实现定制电路小型化提供了更多样的选择.在对已有SiP技术研究的基础上,基于国内工艺线,尝试使用扇出晶圆级封装技术实现一款控制模块,为该技术在数模混合系统小型化中的应用提供参考.     

晶圆级封装技术的发展

晶圆级封装(wafer level package,WLP)具有在尺寸小、电性能优良、散热好、性价比高等方面的优势,近年来发展迅速。本文概述了WLP封装近几年的发展情况,介绍了它的工艺流程,得以发展的优势,并说明了在发展的同时,存在着一些标准化、成本、可靠性等问题,最后总结了WLP技术的发展趋势及前景。     

满足晶圆级封装微型化的曝光设备

在过去的几年中人们已经有几次预言由于受到物理限制单个晶片的尺寸不可能再缩小,但实际上芯片的尺寸还一直在缩小中.国际半导体技术蓝图(ITRS)预言在未来的10年中DRAM的密度将达到每芯片1011(G级集成).为了提高器件的性能,在未来的几年内CMOS电路的尺寸将进一步缩小而I/O密度将进一步提高.这会要求引线的间距缩小到20 μ m.晶圆级工艺技术,如微小间距晶圆凸点、引线盘重分布、无源集成等为很多应用提供了方便的解决方案.目前,许多IC和MEMS的器件已经应用了这些技术.通常高级封装技术涉及5～100 μm的厚胶工艺,如对表面有较大起伏的厚胶均匀曝光以及获得非常陡峭的厚胶侧壁.无缩放全场曝光系统是一种可以满足这种需求的设备解决方案.     

MEMS封装朝向晶圆级发展

传统的MEMS长期依赖陶瓷封装，虽然行之有效，但MEMS产业已经酝酿向晶圆级封装（WLP）技术转变，而这一转变的部分驱动力则来自于越来越多的晶圆代工厂开始涉足于MEMS领域。     

基于晶圆级封装技术的声表面波滤波器

描述了一种基于晶圆级封装的超小型声表面波滤波器,采用载板通孔的方式实现了从芯片到滤波器的输出,最终产品的尺寸和芯片尺寸一致,产品部分性能优于传统封装滤波器,为实现将声表面波滤波器和PA、开关等射频器件整合成为模块奠定了基础。