Lattice推出速度达125MHz的高密度可编程逻辑器件

美国Lattice半导体公司近日宣布推出新型的高速高密度在系统可编程逻辑器件——ispLSI1032E-125。这种新器件的系统速度为125MHz,传输时延仅有7.5ns,足当今市面上速度最高的128宏单元ISP器件。ispLSI1032E-125器件的问世为高性能和高密度的电子系统设计提供了更为理想的器件选择,同时也为     

Lattice推出3.3V的高密度在系统可编程逻辑器件

以研究和制造在系统可编程(In-System Pro-grammable.简作ISP)器件而著称的美国Lattice半导体公司近日宣布推出新型的低电压ispLSI2032LV系列高密度在系统可编程逻辑器件中的第一种产品——ispLSI2032LV。这种新型1000门44脚器件的问世标志着新一代高性能低电压E~2CMOS PLD器件的诞生,它向广大用户提供了迎合技术发展潮流的3.3V器件选择。ispLSI 2000LV系列的其余三种型号分别为:2000门100脚的ispLSI2064LV,4000门128脚的ispLSI2096LV和6000门176脚的ispLSI2128LV。ispLSI2000LV系列是世界上第一种上市的3.3V在系统可编程器件系列。     

Lattice宣布推出高密度在系统可编程逻辑器件ispLSI3192

美国Lattice半导体公司最近宣布推出新型的高密度在系统可编程逻辑器件ispLSI3192。这种8000门的ispLSI3192器件系统速度为100MHz,传输时延为10ns,具有192个输入端和I/O端口,并带有边界扫描测试功能,ispLSI3192与Lattice的ipsLSI1048E一起成为当今市面上仅有的速度为10ns的192宏单元ISP器件。系统设计师们从今以后又增加了一种8000门的在系统可编程PLD器件的选择。     

Lattice高密度可编程逻辑器件开发工具简介

Lattice公司的GAL器件(通用阵列逻辑)以其可反复编程、结构灵活、高速度和低功耗等特性而闻名全球,被广泛用于各种数字电子系统。近年来,该公司又相继推出了高密度可编程逻辑器件——pLSI(可编程大规模集成)和ispLSI(在系统可编程大规模集成)系列产品。这类芯片将PLD器件的特有性能与FPGA器件的高密度和灵活性结合起来,在运行速度、集成密度、可应用性等方面成为当今最先进的高密度可编程逻辑器件。 为了确保用户能方便、高效、高利用率地开发和应用pLSI和ispLSI系列器件,Lattice公司同时推出了支持pLSI和ispLSI高密度可编程逻辑器件逻辑设计的开发工具软件系统。     

Lattice高密度可编程逻辑器件（HDPLD）

Lattice公司研制的pLSI(programmable Large Scale In-tegration)系列芯片和ispLSI(in-system programmablel LargeScale Intergation)系列芯片是一种新颖的可编程逻辑器件.它们既有可编程逻辑器件(PLD)的性能和特点,又有现场可编程逻辑阵列(FPGA)的高密度和灵活性.其最高运行速度可达135MHz,集成密度达14,000PLD门,可谓是世界上速度最高、集成密度最高的可编程逻辑器件.     

将高密度在系统可编程逻辑器件和存储器集成为一体的新型器件

以研究和制造在系统可编程(ISP)器件而著称的美国Latice半导体公司最近推出将通用可编程逻辑和专用存储模块或寄存器/计数器模块集成为一体的在系统可编程PLD系列器件。这种名为ispLSI6192的新型器件中含有24个孪生万能逻辑块(Twin GLB),共有192个宏逻辑单元可以用来实现通用可编程逻     

元器件快讯

元器件快讯最新高密度可编程逻辑器件上市美国莱迪思半导体公司（ＬａｔｔｉｃｅＳｅｍｉｃｏｎｄｕｃｔｏｒＣｏｒｐ）最近宣布向市场推出ｉｓｐＬＳ１２０００系列高密度在系统可编程逻辑器件的最新成员—ｉｓｐＬＳ１２０６４。这种速度高达１２５ＭＨｚ的ｉｓｐＬＳＩ...     

零功耗超快速CPLD器件ispMACH4000Z及其应用

介绍了莱迪思半导体公司推出的零功耗超快速复杂可编程逻辑器件ispMACH4000Z的特征、结构和原理。该器件的最大待机电流小于30μA ,最大工作频率可达265MHz,其低廉的价格和免费的软件支持使得该系列器件能广泛地应用于各种基于电池的设备中 ,把复杂可编程逻辑器件的灵活性扩展到传统消费电子领域     

在系统可编程逻辑器件ispLSi 1016的原理及其在教学实验中的应用

美国Lattice半导体公司推出的高密度在系统可编程ispLSI(In-System Programmable LargeScale Integration)逻辑器件,除了具备可编程逻辑器件PLD的优点外,又增加了灵活的在系统可编程功能。用户可在自己设计的数字系统中或电路板上,对ispLSI逻辑器件进行编程,无需将芯片从电路板上取下来,也不需要加编程高压,即可反复修改,重复定义,现场调试和验证。ispLSI逻辑器件几乎可以实现所有类型的数字逻辑电路的功能,这使得在一块芯片上由用户自己来实现大规模数字系统的设想成了现实。克服了专用数字集成电路设计周期长,投入费用高的缺点。其先进的设计思想和灵活的在系统可编程方式,反映了当代数字系统的一种趋势。     

Lattice的四种2000系列高密度可编程逻辑器件全面上市

随着ispLSI和pLSI 2000系列中密度最高的两种器件投产上市,Lattice迄今为止已经推出了2000系列高密度可编程逻辑器件中的全部产品。新上市的ispLSI2096具有96个宏单元,最高工作频率达125MHz,传输时延为7.5     

业界第一个混合信号PLD

莱迪思半导体公司近日宣布推出其创新的PowerPACTM器件。该器件是业界第一片混合信号可编程逻辑器件(PLD),它内含在系统可编程的模拟和逻辑组块,能提供经过优化的电源管理功能,这一功能对如今的多电源电子系统是至关重要的。该器件集成了可编程逻辑、电压比较器、参考电压及高电压的场效应管驱动器,支持单芯片可编程供电定序与监控。     

将高密度在系统可编程逻辑器件和存储器集成为一体的最新发明——介绍Lattice新推出的带有存储模块的在系统可编程器件ispLSI6192系列

25000门的在系统可编程(ISP)器件ispLSI6192在通用PLD中集成了4K存储模块 和速度为125MHz的寄存器/计数器模块 面向应用的器件结构在单个芯片中提供在系统可编程逻辑和存储功能     

第三代Platform Manager改变电源、数字化和电路板管理

莱迪思半导体公司(Lattice)日前推出该公司第三代混合信号器件,Platform Manager系列。Platform Manager器件通过整合可编程模拟电路和逻辑,并支     

可编程逻辑器件融合CPLD＋FPGA最佳特性

Lattice（莱迪思）半导体公司近日推出了新的MachXO可编程逻辑器件系列产品，Lattice称，这种新一代的跨越式可编程逻辑器件支持传统上由高密度的CPLD或者低容量的FPGA所实现的应用。     

产品博览

莱迪思推出第一个混合信号PLD、开拓了电源管理市场莱迪思半导体公司日前宣布推出其创新的PowerPACTM器件。这是业界第一片混合信号可编程逻辑器件，它内含在系统可编程的模拟和逻辑组块，能提供经过优化的电源管理功能，这一功能对如今的多电源电子系统是至关重要的。该器件集成了可编程逻辑、电压比较器、参考电压及高电压的场效应管驱动器，支持单芯片可编程供电定序与监控，为总值达到120亿美元的电源半导体市场奉献了独特的可编程控制方案。PowerPAC1208作为PowerPAC系列的第一款器件，只用单个芯片就可以灵活、经济、方便地解…     

CEO访谈录——徐英俊先生谈可编程逻辑器件和莱迪思公司的发展

徐英俊先生是美国莱迪思半导体公司的总裁、董事会主席和首席执行官。莱迪思半导体公司座落于美国俄勒冈州的Hillsboro,专门从事高速CMOS可编程逻辑器件(PLD)的开发与销售。这家公司的专利产品GAL器件(通用阵列逻辑器件),为电子系统提供了设计快捷编程容易的器件。     

基于CPLD的可编程数字频率计的设计

采用美国Lattice公司生产的在系统可编程 (ISP)大规模集成逻辑器件 (CPLD)ispLSI 10 32E芯片实现可编程数字频率计的设计 ,其设计方法简便、高效、无风险 ,且能提高系统的可靠性及灵活性。     

高密度可编程逻辑器件在高速锁相环中的应用

引言 本文介绍一种鉴相器(PD)的结构,它与压控振荡器(VCO)一起便构成频率合成器。除VCO及阻容件(时间常数)外的所有逻辑全部在ispLSI2032器件内实现。这些逻辑包括鉴相器及两个4bit可预置减计数器。 之所以指定用ispLSI2032器件,是因为它的性能好、尺寸小,ispLSI2032器件是当今已经上市的最高速度的高密度可编程逻辑器件,其集成密度为1000PLD门,系统速度可达150MHz。用它能更为方便快速地实现各种非标准化的特殊逻辑设计,而且在设计完成后随时随地可以进行修改和升级。 锁相环(PLL)电路在许多应用场合中被广泛采用,从通信到音频和视频设备。该电路用来确保某一时钟及其相位的稳定而且与某一参考信号相同步。     

基于ispLSI 1032E的数字式移相信号发生器

ispLSI 1032E是美国Lattice公司的一款在系统可编程(ISP)的高密度复杂可编程逻辑器件(CPLD).介绍了ispLSI 1032E的基本结构及其开发软件ispDesignEXPERT的应用.在此基础上,文中给出了基于ispLSI 1032E和直接数字频率合成(DDS)技术的数字式移相信号发生器的基本原理以及主要模块的设计.全数字化设计,使得该系统控制方便灵活.     

基于EDA技术的高速FIFO设计

利用Lattice公司的在系统可编程逻辑器件ispLSI6192芯片构造4个双向、独立的128×9位F IFO高速数据存储栈区(FIFO),并对芯片可编程逻辑编程建立快速地址加1计数器以及FIFO控制逻辑,控制逻辑分别对4个FIFO栈区进行读/写控制;实现将系统的高速数据栈区及其控制逻辑功能在同一个芯片上实现,从而提高计算机数据通信的速度、效率以及提高系统的集成度和降低系统的故障率。