一种基于LVDS的红外图像长距离传输系统设计

为实现红外图像数据长距离传输,设计了一种基于LVDS高速串行链路的系统.LVDS传输系统既符合长距离实时红外图像数据传输的要求,又降低了互联总线的数量,减小了系统互联的复杂性和成本.在FPGA内实现LVDS传输需要的图像数据格式转换.     

基于FPGA的高速通信系统研究

介绍了以FPGA为核心基于LVDS接口的高速通信系统。系统通过FPGA将并行输入的信号组成特定的串行帧格式,并用LVDS接口发送。电缆驱动器及接收均衡器芯片用于加强系统远距离数据传送的能力,以保证200m同轴电缆的数据传输。系统使用串行同步方式传输,接收端首先通过时钟恢复芯片从串行数据帧中提取同步时钟,然后接收串行数据帧并恢复原信号。系统灵活性强、稳定性高,单路传输逮度高达120Mb／s。     

LVDS接口LED显示屏数据处理系统设计

低压差分信号传输(LVDS)技术具有高速、低功耗的特点,已成为宽带高速系统设计的接口标准之一.LVDS技术的应用也为LED显示屏视频接口方案提供了新的选择.LED显示屏可采用LVDS接收器接收来自单板电脑的LVDS视频数据并转换电平.介绍了LVDS接收器SN75LVDS86的结构和原理及与FPGA的连接方式.根据LED显示屏视频显示原理得出对接收到的每点18 bit数据应转换后按颜色、灰度位平面存储于SDRAM中.视频显示是通过FPGA定时从外部SDRAM读取1帧数据再按扫描行、颜色、灰度位平面移位输出到LED显示屏来实现的.作为整个系统核心处理部件的FPGA,采用流水线方式工作实现了LVDS数据接收过程和视频显示过程的并行运行.此外,视频显示过程内部也采用流水线方式工作.分析了该流水线结构相关、数据相关和瓶颈流水段产生原因并给出了可行的解决方案.     

自校验技术在LVDs传输中的应用

随着LVDS技术在高速数字系统中的应用,由于布局、布线等原因使LVDS数据和时钟出现错位情况。本文提出了自校验技术在接收AD9252LVDS信号时的应用,可以使接收到的数据实现自动纠错的功能,从而增加了LVDS数据传输的稳定性。此技术通过Veri10gHDL实现,已通过FPGA验证。     

基于FPGA的LVDS转千兆以太网适配器的设计及应用

星载光谱仪的数据接口为LVDS接口,为快速地将其转换为地面民用设备,设计了LVDS转千兆以太网适配器。适配器采用FPGA为主控芯片,接收光谱仪发送的串行的图像数据,并将其封装为以太网帧格式,然后通过网口芯片传输给上位机;同时适配器接收上位机发送的命令数据,并转发给光谱仪。实验结果表明,适配器在传输速率为43Mbps时,连续运行48小时,误码率为0,在实验室条件和自然条件下均能稳定传输数据,可作为光谱仪的转换接口。     

基于FPGA的LVDS高速数据通信卡设计

基于FPGA、PCI9054、SDRAM和DDS设计了用于某遥测信号模拟源的专用板卡。PCI9054实现与上位机的数据交互,FPGA实现PCI本地接口转换、数据接收发送控制及DDS芯片的配置。通过WDM驱动程序设计及MFC交互界面设计,最终实现了10~200 Mbit·s^-1的LVDS数据接收及10~50 Mbit·s^-1任意速率的LVDS数据发送。     

一种基于LVDS的高速串行数据传输系统设计

本文设计了一种基于LVDS高速串行技术的传输方案。该方案既满足了长距离和高数据传输速率的要求,又降低了互连总线的复杂度和系统成本。完成了基于FPGA的LVDS高速串行传输电路设计。     

阵列存储在遥测图像采集系统中的应用

主要研究了阵列存储在遥测图像采集系统中的应用,设计了一种以CPU+FPGA为核心的图像存储转发系统,通过LVDS总线接收数字图像信号,经过阵列存储器缓存编码后,以PCM串行码的形式下传给接收机.阵列存储可以有效缓存图像数据,完成图像数据的缓存和转发功能,实现图像数据的无缝传输.     

ISO/IEC7816-3串行通信协议的FPGA实现

为了完成并行数据格式DSP和串行数据格式SIM卡间的通信,基于ISO/IEC7816-3串行通信协议,在FPGA平台上实现了他们之间的通信.FPGA完成了从DSP数据到SIM卡的数据并/串转换与写入,SIM接收到数据信息后会返回信息,FPGA完成返回数据的串/并转换以及回传到DSP.此方案不仅解决了DSP与SIM卡间串行通信问题而且与软件实现方案相比,大大减少了通信时间.     

LVDS远程传输中继电路的设计应用

为了解决LVDS信号在远程传输过程中（一般大于100m时）出现的信号衰减、丢数、误码等问题,延长系统间信号传输的距离,提出了一种基于DS92LV18LVDS串行／解串器的中继电路的设计。该中继电路通过接收LVDS信号,并对其进行解串后再次串化输出,实现对信号的加强,从而延长信号传输的距离,并提高信号传输的可靠性。该设计采用FPGA作为中心逻辑控制模块。实际测试结果表明,该电路能很好的解决信号在远程传输过程中出现的上述问题,且该电路体积小巧,连接方便,具有较强的实用性。     

多路基于TLK2711高速串行图像数据的传输系统

为提高多路高速串行图像数据传输在航天应用中的FPGA IO利用率,同时克服接收到的多路并行恢复数据相对相位不确定性问题,采用时钟分路器同时为多路TLK2711和FPGA提供低抖动时钟。对于串行数据发送,采用FPGA内部的数字时钟管理单元(DCM)对发送数据的相位进行调整,并采用TLK2711的内部环回功能进行发送数据和时钟相位的动态自适应调整。对于串行数据接收,采用高速异步数据缓存将多路相对相位不确定的数据调理为参考相同时钟,最终转换为满足Camera Link接口协议的图像数据。实验结果表明,采用时钟分路器可大大降低时钟抖动,该传输系统工作稳定可靠,最大传输速率可达6.8Gbit/s。此方法可大大提高FPGA内部的资源利用率,实现多路并行恢复数据的相对确定相位,满足多通道基于TLK2711的高速串行数据的高稳定传输要求。     

基于FPGA的高速图像传输系统设计

提出一种多相机的高速图像传输方法,以克服目前采用LVDS方式进行长距离图像传输技术存在的所需线缆数量大、同时需要进行数据中继、系统的复杂度高的缺陷。系统采用FPGA为主控制器,将接收到的高速相机发出的LVDS格式图像数据转换成TTL信号,并分别输入到指定的存储区中。将相应存储区中的图像数据进行打包处理,送入RocketIO中转换为高速串行数据后,利用光纤进行远距离传输。实验表明,该方法在1.6 Gbps的传输速率下,传输数据量为32 Gbit时,误码数为零,且系统设计简单、性能优良,具有较强的可扩展性。     

基于JESD204协议的AD采样数据高速串行传输

为解决传统采样数据并行传输时受码间同步及串扰影响的问题,研究了ADC采样数据的高速串行传输协议——JESD204协议,提出了一种具有自主知识产权的、基于FPGA中高速串行收发器GTX实现JESD204协议IP核的方法,实现了对ADC采样数据的高速串行传输并接收。实验表明,采用基于JESD204协议的高速串行传输方式可实现单通道3.2 Gb/s的传输速度,符合机载通信终端小型化的发展趋势。     

基于LVDS的存储测试系统的设计

针对空间侦察、地面观测及空间探测等遥感仪器产生的大量高速数据存储、传输问题,采用LVDS接口芯片接收将采集器件采集到的数据并转换为差分信号,然后将接收到的差分信号数据转换为TTL信号。最后由FPGA控制将数据写入FLASH存储器中,最终通过输出接口由计算机来读取存入存储器的数据。通过FPGA的功能编程和多级仿真以及系统的状态机仿真,表明该设计方案可行,能对被测信号实时精确的完成采集、传输、存储工作。     

基于单片机的双FPGA数据加载

通过比较FPGA的几种常用加载方法,提出了一种基于单片机结合FLASH存储器的FPGA被动串行加载方法,并通过DS92LV1021和DS92LV1212传输的LVDS信号配置加载第二块FPGA,实现了STC89LE54单片机的双CycloneⅡ的数据加载。实践表明,用此方法实现双FPGA的数据加载成本低廉、简单易行、执行效率高、可靠性好,能在系统复位或上电时自动对两块FPGA加载配置,有效地解决了基于SRAM的FPGA器件掉电易失性问题。     

基于JESD204协议的高速串行采集系统

在通信设施、成像设备、工业仪器仪表等需要大量数据的系统中,要求数据转换级提供越来越宽的分辨率和越来越高的采样率。并行接口的物理布局和串行LVDS方法的比特率限制,给设计人员带来技术障碍。文中基于Xilinx Vertx6 FPGA 的GTX高速串行接口实现了JESD204B协议,有效地解决了传统采集数据并行传输时的各种问题     

LVDS三线同步串口的传输速率

搭建了一个合理的试验平台,利用FPGA产生10bit数字自校图形,经过LVDS同步串口传输,在数据接收端处理串转并数据送入图像采集卡,通过实时观察接收图形是否正常来判断该传输速率下的可靠性。分别研究了基于FPGA片内低压差分模块和专业差分转换芯片的两种应用方案。通过大量试验得出结论:两种方案的最高传输速率,前者约能达到152Mbit/s,后者约为125.2Mbit/s。考虑到工程实际中可能面临的各种复杂应用环境,推荐适当降额应用。     

基于Spartan-6的16路高速串行传输的设计与实现

高速串行传输的设计是FPGA设计的一个重要方面.在串行传输的设计中摒弃了采用FPGA内部逻辑资源实现从而限制了串并转换速度的传统设计方法,SelectIO(TM)接口技术给FPGA实现高速串行传输提供了良好的舞台,本文详细阐述了1:8DDR模式下16路高速串行传输的实现,并通过了16路高速串行传输达到12.8Gbit/...     

GNSS空时抗干扰系统高速串行传输研究

空时自适应抗干扰技术是GNSS抗干扰技术发展的一个趋势。针对GNSS空时抗干扰系统运算数据需求量多,各模块间数据传输量大的特点,提出一种基于LVDS高速串行传输的传输方案。该方案利用StratixⅡ系列FPGA芯片的LVDS传输通道,在模块化、标准化的GNSS抗于扰系统中进行数据传输。测试结果表明,对于板间32路、板内42路LVDS通道,在每通道速率为650Mb／s的情况下,系统能够稳定可靠地传输数据。     

多串口并行通信数据传输系统设计

传统多串口并行通信数据传输系统无法自主获取串口号,需手动选择再打开串口,需要使用者事先了解接口编码,这无形增加了系统的工作时间。为此,设计一种基于FPGA的多串口并行通信数据传输系统,该系统中的串口数据接收模块采集多串口数据,并通过控制寄存器达到控制通信数据波特率的目的。系统利用NiosⅡ处理器使8种信道共同进行传输工作,其将数据传输到并串转换模块。并串转换模块对输出的8位并行数据添加通道标识、并串转换处理,再将处理后的并行数据传递到串口输出选择模块中。依据数据脉冲上升沿设计串口输出选择模块,该模块通过多路分配器将有数据通道的数据串行逐位送出。系统在软件中进行了传输设计、NiosⅡ处理器流程设计以及通信设备类的设计与封装。实验结果表明,所设计系统在FPGA上正确实现了8个串口数据的传输,并且具有较高的数据接收成功率。