并行人工神经网络通信开销的研究

文中讨论了在多处理器系统上,用厉规模并行处理技术实现人工神经网络时,处理器之间的通信开销问题,通过理论推导和实验证明,全连接和随机连接神经网络在多处理器系统上并行实现时,处理器网络的拓扑结构对神经网络实现的通信开销影响很小,改变自理器网络的拓扑结构也无助于神经网络实现性能的提高。     

人工神经网络在多处理器系统上并行实现的通信开销

本文将讨论在多处理器系统上,用大规模并行处理技术实现人工神经网络时,处理器是通信开销问题。通过理论推导和实验证明,全连接和随机连接神经网络在多处理器系统上并行实现时,处理器网络的拓扑结构对神经网络实现的通信开销影响很小,改变处理器的拓扑结构也无助于神经网络实现性能的提高。     

在DSP处理器上并行实现ATR算法

介绍了由DSP芯片构成的多处理器并行系统的结构和性能以及在多处理器并行系统上并行实现ATR算法需要考虑的主要问题,着重研究了在指令级并行DSP处理器上实现ATR算法的并行化软件开发方法,对ATR算法的实用化和工程化具有重要的参考价值。     

多处理器系统调试中的互控联控技术

对于针对多处理器系统调试与仿真的要求进行了研究,介绍了多处理器互控联控技术的概念、特点和原理.围绕如何解决处理器同步这一关键问题,分析了基于插桩、基于片上调试和基于硬件信号传递3种同步实现方案.在实际开发过程中这些方法和技术被证明是有效和可行的.     

多处理器阵列的JTAG调试系统设计

针对多处理器系统开发难度大、效率低等问题,提出基于联合测试行动组的多处理器系统远程调试方案。该方案可以实现多处理器的同步和异步调试,提供多种调试方式。在Linux系统下实现该调试系统,仿真测试和实际应用证明该方案是有效的,能较大地提高系统的开发效率。     

非模块型人工神经网络并行实现的研究

本文对两种非模块型神经网络－全连接和随机连接神经网络在多处理器网络上并行实现的性能进行了分析,指出处理器网络的拓扑结构和结点的扇玫对这两种神经网络的并行实现的性能影响不大,并对神经知多处理并行实现时一个学习周期时间进行了分析,讨论了并行实现的最大加速比和最优处理器规模的计算。     

探讨多处理器并行的计算机系统开发设计

多处理器并行的计算机必然会比单处理器的计算机运行效率高很多,它可以突破单处理器计算机计算数据的极限,如果采用多处理器并行,可以减少整个计算机系统所占用的体积,不仅减少了计算机系统开发的时间,而且也降低了计算机运行的成本.对多处理器并行的计算机系统开发设计展开探讨.     

基于NiosII的SOPC多处理器系统设计方法

详细地阐述基于NiosII和FPGA的多处理器系统的实现机制,讨论利用硬件互斥核实现多处理器资源共享的方法,并给出硬件设计的具体步骤以及软件设计、调试方法和关键技术;利用Altera公司提供的QuartusII、SOPC Builder和NiosII IDE等开发工具,通过一个3处理器系统设计实例,验证了设计方法的正确性,实现了3处理器对存储器资源的共享。     

全连接和随机连接神经网络并行实现的性能分析

直觉告诉我们:当人工神经网络算法在多处理器系统上并行实现时,处理器网络的拓扑结构和处理器节点的扇入尺寸(即输入输出规模)会影响并行算法的效率,但是对全连接和随机连接神经网络,上述结论并不成立。在神经网络的并行实现中,处理器的通信开销是一个主要的限制因素,本文将对全连接和随机连接神经网络并行实现的几个相关问题进行讨论。1 学习时间的分解     

基于流水思想的虚拟网络广多播优化策略

对TCP/IP协议中的链路层广播、多播应用以及多处理器环境中基于共享内存的虚拟网络设备的实现进行分析。对比以太网和基于共享内存的虚拟网络条件下实现广播、组播时物理层及数据链路层的不同。分析VxWorks操作系统中基于共享内存的虚拟网络设备驱动程序对广播、组播的实现策略,并根据多龙芯2E处理器并行信号处理板的结构特点提出基于流水思想的优化策略。优化后的网络具有更好的实时性、节点负载均衡性和更高的传输效率。     

具有以太网接口的变电站监控系统设计

本文介绍了具有工业以太网接口的变电站监控系统的设计与实现。提出了双CPU结构的变电站监控系统,数字信号处理器TMS320VC5402作为主CPU,用于以太网接口的控制管理,以及定时向上位计算机发送数据,同时读取下位数字信号处理器采集的数据。数字信号处理器TMS320LF2407A作为从CPU,用于键盘、显示的控制,开关量、脉冲量、电网频率、模拟量等数据的采集以及模拟量和继电器的输出控制。系统软件支持MAC,TCP/IP等协议规范,从而实现了监控系统的网络化。给出了数字信号处理器TMS320VC5402与以太网控制器RTL8019AS的硬件设计及嵌入式TCP/IP协议的汇编程序设计。     

基于DSP和ENC28J60的多串口与以太网数据传输系统设计

根据无人机飞控系统半物理仿真实验的需要,针对传统串口传输速度慢且多数采用一对一连接方式的问题,采用DSP TMS320F2808和新型以太网控制器ENC28J60设计了多串口与以太网之间的数据传输系统,最多可以实现5路串口的扩展.串口扩展方案中选用新型通用异步收发器MAX3100完成了SPI与异步串口之间的转换,软件设...     

飞行器遥测设备与综控机一体化设计

随着新一代飞行器技术的快速发展,对其体积、航程以及信息化程度的要求越来越严格。为此,提出了飞行器遥测设备与综控机的一体化设计,利用的数据监测与处理模块替代传统飞行器上单独的遥测设备,将其集成到综控机当中,大大节约了飞行器空间,提高了其信息处理与监测能力。该模块基于NandFlash存储器、DSP/BIOS实时操作系统千兆以太网接口以及PCM接口,能够实现大量数据的实时存储与传输。经大量试验证明：NandFlash存储器能够可靠的记录大量实验数据,千兆以太网接口可以很好的实现飞行器系统与测试设备之间的高速数据传输,通过PCM接口能够组织完成遥测数据的实时发送,既具备传统遥测设备的功能,又提高了数据处理、存储与监测的能力。     

基于网卡的某型声呐目标模拟系统的设计

针对某型声呐目标模拟器是利用PCI总线进行上位机和下位机之间的通信,而随着移动PC和网络技术的发展,网络化的数据传输是未来数据传输的发展趋势,采用网卡芯片W5300开发了一种以太网接口系统;该系统由TMS320F2812DSP控制网络芯片W5300,给出了以太网接口的硬件设计原理、网络芯片的初始化及网络芯片数据的接收和发送控制三部分并介绍了网络驱动程序的设计;实践表明该接口稳定实现了上位机和下位机之间的网络通讯。     

DSP TMS320VC5402的以太网接口设计

本文介绍了以太网控制器RTL8019AS的主要性能特点,给出了利用RTL8019AS实现TMS320VC5402与以太网互连的接口电路及编程实例,接口方式为跳线模式.通过该接口可实现DSP与以太局域网间的互联.     

八核浮点型DSP的双千兆网接口设计

单个千兆网口无法满足一些系统的需求。采用PCIe或者RapidIO接口可以进一步提高接口速率,但加大了系统的复杂度,而且和大部分既有设备无法直接连接。为此,本文提出一种双千兆网口接口实现技术,将网络数据传输速率提高2倍。以多核DSP芯片TMS320C6678为应用平台,介绍了双千兆网口的通信设计方法以及详细的软硬件设计方法。     

基于以太网的DSP远程加载技术研究

以TI公司的DSP为例对基于以太网的DSP远程加载技术进行研究。首先介绍了远程加载需要的硬件基础与软件基础,然后重点研究了基于以太网的远程加载的方法,包括远程加载流程、网络接口程序设计以及Flash存储模型设计。该方法实现了基于以太网的DSP远程加载,为一系列嵌入式系统的远程加载技术提供了方法和思路。     

基于DSP和以太网的铁路道口监测系统

根据铁路道口安全管理的需要,本文设计开发了一套基于DSP和以太网技术的铁路道口监测系统,介绍了它的硬件组成和软件结构。该系统使得铁路道口监测网与信息网融为一体,实现了对列车速度、车厢数目和列车行进的方向等列车运行状态数据的实时采集、网络传输、动态显示、入库保存以及历史数据查询等功能,并且可以同时向道口站工作人员发出声光报警信号,实用结果证明了该方案的正确性。     

同步相量测量装置的以太网通信接口的设计

由同步电压测量装置、通信网络和监控中心组成的电网实时动态监控系统是电力系统研究和发展的方向,采用光纤以太网构建全网相角实时传输通道为信息的快速、时效的传输提供了保证;针对当前电力系统动态安全监控系统中相角测量装置（PMU）数据传输速率低、联网能力有限的现象,提出基于双DSP结构、具有网络接口的PMU硬件电路方案,给出了以太网接口的设计电路、网络协议栈的实现方法及程序流程,从而可实现在PMU广域测量数据基础上对电网的运行状态进行实时监测.     

基于DSP嵌入式系统的网络接口设计

首先针对一个具体测控系统的网络化改进,通过分析现有系统拓扑结构在控制方式上存在的缺陷,提出用嵌入式系统及分布式控制方式取代传统的中央控制结构方案,并论述改进方案在企业安全生产和网络化管理中的优势。然后,针对测控系统控制要求,着重介绍了一种基于DSP嵌入式系统的以太网实现的软硬件设计,以实现嵌入式Internet。实验结果表明:改进方案能很好地缓解中心机的处理压力,提高了数据的抗干扰能力和数据共享程度,并简化了数据传输线路。