时序电路逻辑初始化问题研究

讨论同步时序电路初始化问题,提出了一种基于电路存储元件逻辑定级和可控性分析的同步时序电路逻辑初始化方法。同时也给出了针对ISCAS89电路的一些实验结果。     

多值触发器及其在时序电路设计中的应用

本文对于多值逻辑代数系统中的基本运算和实现这些基本运算的门电路，作了必要的阐述。作者将ＤＹＬ集成线性“与或“门，用来设定多值逻辑电平的基础上，提出了多值Ｄ、Ｔ、ＪＫ等触发器电路，并将这类多值触发器，作为多值逻辑器件，用于时序电路设计。     

基于FPGA的逻辑分析仪连续触发模块设计

该文介绍一种逻辑分析仪数据捕获模式的设计原理与实现方法。该模式主要用于嵌入式软件的测试分析,它不再采用采样的方式来采集数据,而是利用软件插桩与硬件设置触发字相结合的方法来监视系统总线。当程序运行到插桩点时,硬件将产生触发,此时才会主动地到总线上将相应数据与对应的具体时问捕获回来,从而实现有效数据的精确捕获。此外,在FPGA内部采用双RAM交替读写的方式来暂存数据,在不中断程序运行的情况下,实现有效数据的长时间实时存取与分析,提高嵌入式软件性能分析的范围和质量。采用FPGA作为构成硬件架构的基本功能器件,提高了工作速度,使整个设计具具有集成度高、性能稳定、调试方便等特点。该模块在实际应用中得到了验证,并取得了良好的效果。     

用时序电路综合法设计微机接口

1 引言接口电路是建立微机和外部之间联系的电路。它一般由脉冲组合逻辑电路、时序电路、波形处理、信号隔离和电平变换等电路组成。本文以“MAT-1型40线流速自动测试仪”中使用的微机接口电路为例,叙述以时序电路综合法来设计接口电路的方法。     

卫星信息处理系统中基于FPGA的时序电路设计

本文卫星信息处理系统中基于FPGA的时序电路设计进行了研究,给出了系统构成,进行了软件设汁和硬件设计及系统实现工作,并认真分析了各种时序之间的关系,提出了利用复杂可编程逻辑器(CPLD)方法来提高单片机系统的集成化、智能化和可靠性,有效的压缩了占有空间,利用PC机实现了测试设备之间的信息连接。实验结果表叫：该系统研制是成功的,并且已被工程应用。     

针对同步时序电路VHDL设计的有效模型判别器VERIS

介绍了一个针对同步时序电路VHDL设计的性质验证的解决方案-一个有效的符号模型判别器VERIS,该模型判别器利用同步时序电路设计的特点以及待验证性质的局部性,可显著地减少有限状态机（FSM）的状态空间;大大地提高可达性分析和性质验证的速度;同时,实现了反例生成机制,实验结果表明,与Deharbe的模型判别器相比,用这个模型判别器验证一些基准电路更加适用于同步时序电路。     

基于状态转换符的时序电路冗余状态变换设计

在分析了时序电路冗余状态基础上,提出了基于状态转换符的时序电路冗余状态变换设计,可以把时序电路在４变量以内产生的冗余状态故障自动变换为合法状态,从而中免了状态验证和测试生成等较为繁琐的步骤,可以方便地设计出各种给定状态的具有自启动有力的时序电路。     

同步时序电路设计中状态化简方法探讨

本文通过实例分析了同步时序电路设计中状态化简的过程,指出了隐含表化简法在实际应用中出现的问题,进而提出了相应的改进方法。     

基于HDL仿真的同步时序电路演化方法

时序电路存在反馈环,不便于电路描述和软件仿真,很难进行演化。为此,以D触发器和逻辑门为基本单元,构建描述时序电路的全向连接电路网络模型。建立电路编码、电路拓扑与硬件描述语言(HDL)代码文件之间的映射关系,设计由电路编码获取相应HDL代码的方法,利用批处理技术实现电路评估过程的自动运行。四倍分频器电路演化实验结果验证了该方法的可行性与有效性。     

基于ISP技术的正交信号激励模块设计

本文利用ISP技术产生了四路同步正交信号，在ISP器件内部实现了脉冲调制，节省了硬件资源，简化了电路设计。本文给出了电路的硬件构成以及逻辑结构和原理。     

基于组合逻辑最小化技术的时序逻辑综合方法

介绍一种以组合逻辑最小化工具为基础，提出按满足压缩状态表约束关系进行状态分配的新思想，通过一系列的转换，可完成从描述时序逻辑的原始状态表到满足该状态表状态转换要求的由ＰＬＡ作为组合逻辑部件的时序逻辑电路的转换。由于该时序逻辑综合新方法在处理过程中要涉及解大型覆盖表的问题，为此提出满足压缩状态表约束关系的状态分配的简化算法。文中用一些实例说明简化算法的具体运算过程。结果表明简化算法可导出满足原始状态表的较简化的时序逻辑表达式。     

多值逻辑研究的进展与动向

本文综述了近年来我国多值逻辑研究的进展,并对其中较有代表性的成果作了重点介绍.分析了国际上多值逻辑研究的新动向,重点讨论了多值逻辑研究与分子计算机、光计算机及人工智能等研究领域的关系.     

时序逻辑电路的Petri网分析方法

本文应用带抑止弧的增广Ｐｅｔｒｉ网，建立了基本门电路和常用触发器的Ｐｅｔｒｉ网模型，讨论了运用该模型描述同步和异步时序逻辑电路，给出了增广Ｐｅｔｒｉ网的矩阵描述和状态转移方程，在此基础上提出了同步和异步时序逻辑电路统一分析的Ｐｅｔｒｉ网方法。     

一种基于多值逻辑的开放式逻辑软件设计方法

在工业控制系统中，将对逻辑测控过程的表述抽象成象值逻辑是一种准确而又便利的方法，同时，测控过程的多样性又使传统的利用程序设计语言中逻辑语句的软件设计方法很难适应对开放性的要求，本文提出一种适合多值逻辑处理的数据结构和代数系统，并以此为基础，构造逻辑描述式，实现组合多值逻辑和时序多值逻辑的开放式设计。     

下三角矩阵神经网络逻辑电路的设计

由于人工神经网络的卓越优点，为制造超高速，高可靠和可编程的数字集成电路提供了新途径，具有下三角形连接矩阵的Ｈｏｐｆｉｅｌｄ模型在同一输入下仅有唯一的平衡点。本文将讨论基于这种网络模型的组合逻辑电路的逻辑设计方法，以最小化神经元个数为目标的启发式优化算法及权电阻网络参数的计算方法。     

一个基于布尔方程的简化组合逻辑设计的分解方法

本文提出了简化组合逻辑设计的布尔方程分解方法，是将Ｆ（ｘ１，ｘ２，．．．ｘｎ）＝１的组合逻辑设计转化为Ｆ（ｘ１，ｘ２，．．．ｘｎ）＝０的组合逻辑设计问题，然后将Ｆ（ｘ１，ｘ２，．．．，ｘｎ）＝０转化为与其等价的布尔方程组，对得到的布尔方程组用“异或”逻辑实现，从而获得极为简化的组合逻辑设计，最后我们给出了解布尔方程的程序设计框图。     

多值模代数中RM展开式算子解

本文基于多值模代数中ＲＭ展开式的矩阵变换，给出一种算子算法，不仅使运算 矩阵维，计算简单，而且原理清晰。算法也适合于对称多值模式求解对于变量数ｎ＞３的情况，具有递推性。     

基于消息通信的同步协同设计技术

协同设计是CSCW在设计工作中的应用,协同设计工具应当有效地支持分布式产品开发,为协作用户提供在线的、实时的协同讨论和问题求解的环境。本文着重研究协同感知的同步协同设计技术。文章首先分析同步协同设计系统的功能模型,将同步协同设计系统划分成四个层次－－网络层、通信层、协作层和应用层,然后提出一个C／S结构的同步协同设计原型系统,并详细地讨论基于消息通信的显示同步和造型同步实现机制,可以较好地解决Internet网络环境下的实时性问题。     

一种用于实现任意基数值时序逻辑的阈值存储电路

本文基于多值时序电路的次态方程和输出方程最小项展开式,提出了一种具有任意值输入、双轨二值输出的阈值存储电路设计方案,它和多值与或门配合,运用Disjoint代数能够设计出任意基数值时序电路.文中通过三值九进制计数器的设计,阐明了任意基数值时序电路的设计方法.     

协作多机器人系统的模块化设计与实现

本文从讨论基于分布式人工智能(DAI)中多智能体系统(MAS)理论的多机器人的合 作策略入手,先提出了适用于多机器人合作机制的系统控制结构,再针对具体任务背景,对 多机器人系统的结构和功能进行了模块化分解,设计了系统原型．最后简要地介绍一下利用 面向对象技术完成的仿真系统程序实现．