阶跃管微波高次倍频器的设计

描述了阶跃管倍频器的基本理论,给出了阶跃管倍频器典型电路,并且通过作者的设计实例,介绍了时域法设计微波高次倍频器的方法。     

基极调幅电路性能仿真分析

为了使基极调幅电路输出直观形象,基于LTspice软件对其进行可视化仿真分析.通过合理设置电路参数,仿真高频谐振功率放大器的3种工作状态和基极调幅特性曲线,并分析了特性曲线的影响因素以及实现调制功能的特性曲线的线性范围;结合基极调幅仿真电路分析了节点电压、电流波形和影响输出调幅信号的因素及原因.虚拟仿真可以形象、直观地...     

225 GHz三倍频器实用设计方法

结合国内现有的加工工艺水平,提出自偏置条件下的反向并联二极管对电路结构.不但解决了三倍频器偏置电路加工的难题,而且可以有效实现奇次倍频.同时,利用HFSS和ADS软件,以场路结合的方式准确模拟三倍频器的电特性,考虑到寄生参数引入的影响.设计完成以后,器件加工以及电装过程均在国内完成.测试结果表明在221 GHz处,有最大输出功率3.1 m W,在219~227 GHz频率范围内输出功率均大于2 m W.以上研究为今后设计高效率亚毫米波倍频器提供重要的参考价值.     

毫米波宽带二倍频器设计

基于鳍线/悬置微带线耦合器提出了一种适用于毫米波变容二极管的宽带平衡式二倍频器结构。鳍线作为二极管对的驱动输入端,同时提供直流偏置接地。二极管对的直流偏置电压由输出悬置微带/WR-22波导转换的探针馈入。结合宽带输入WR-42波导/鳍线转换、宽带鳍线/悬置微带线耦合器以及宽带悬置微带线/WR-22波导转换实现了覆盖整个Q频段的平衡式二倍频器。在输入功率为+20dBm,变容管反偏置电压1.2V时,输出33～50GHz的范围内倍频效率大于10%。     

0.14 THz倍频器的设计与仿真

固态倍频器是毫米波及亚毫米波频段超外差接收机中的关键器件,其研制对太赫兹通信具有重要意义。介绍了一种基于肖特基变容二极管的宽带、高效率0.14 THz二倍频器的拓扑结构和仿真设计。该倍频器基于波导腔体石英基片微带电路形式,通过引线互联分别实现肖特基二极管接地和施加外部直流偏置,倍频器各部分采用了宽带电磁耦合结构设计。在开展了二极管建模及阻抗特性分析的基础上,采用三维有限元与非线性谐波平衡联合仿真方法,实现了倍频器的最优化设计。仿真结果表明,当输入频率为65 GHz~75 GHz,驱动功率为20 dBm时,倍频器的输出功率最高达10.1 dBm,倍频效率达10.8%。     

丙类功率放大器负载谐振回路的学习探索

丙类功率放大器是高频电子线路的重点,也是学习中的难点,本文从易于理解的角度出发,采用叠加原理,讨论了谐振回路的选频作用,给出了谐振负载电压的表达式,并详细分析了丙类功率放大器通过谐振负载实现线性放大的原理;然后,分析了谐波抑制度、传输效率和有载品质因数三者的关系,阐述了兼顾谐波抑制度与传输效率的匹配网络参数的选取原则.     

一种阶跃管倍频器的设计

当阶跃管倍频器输出频率较高时,λ_g/4诸振电路与输出滤波器之间的耦合电容C_e会变得很小,在C波段通常为1pF左右.使设计制造和调整都有一定困难:本文用平行耦合传输线段构成阶跃管倍频器的谐振电路及输出耦合电路.所设计的C波段四倍频器,在0～-40C之间能够稳定工作.     

W波段宽带倍频器的设计与仿真

本文介绍了一种由低次级联形式构成的W波段宽带六倍频器。输入信号先经过MMIC得到二倍频,再由反向并联二极管对平衡结构实现宽带三倍频,从而将Ku波段信号六倍频到W波段。该倍频器的输入端口为玻璃绝缘子同轴转换接头,输出为WR-10标准矩形波导结构。仿真结果表明当输入信号功率为20dBm时,三倍频器在整个W波段的输出三次谐波功率为4.5dBm左右,变频损耗小于17dB。该设计可以降低毫米波设备的主振频率,扩展已有微波信号源的工作频段。     

基于ADS仿真的X波段二倍频器设计

利用GaAsFET的非线性特性设计了一个X波段二倍频器,输入频率为6.1～6.3 GHz,输出频率为12.2～12.6 GHz,带宽400 MHz。在理论计算的基础上,结合微波仿真软件ADS对输入匹配电路、输出匹配电路和平行耦合带通滤波器进行了优化设计,最后通过S参数及谐波平衡仿真得到倍频器的各项性能参数。仿真结果表明,该设计完全满足性能指标要求。     

高次倍频器的设计

倍频器具有工作频率高，输出功率大以及工作比较稳定可靠的优点，在目前仍是一种较好的固体微波源，高次倍频器可用多级低次频链来实现，每级倍频器均要保证严格的电磁屏蔽，概述了阶跃二极管倍频器的理论，并通过实例介绍了C波段阶跃管五倍频器，最后通过实验证明，所设计的四十倍频器性能指标稳定可靠，结构紧凑。     

Design of an LDO with capacitor multiplier

This paper presents a low quiescent current,highly stable low-drop out(LDO) regulator.In order to reduce capacitor value and control frequency response peak,capacitor multipliers are adopted in the compensation circuit with mathematic calculations.The phase margin is adequate when the load current is 0.1 or 150 mA.Fabricated in an XFAB 0.6μm CMOS process,the LDO produces 12.2 mV(0.7%) overshoot voltage while the current changes at 770 mA/100μs with a capacitor load of 10μF.     

基于电容倍增的LDO设计

本文设计了一种低静态电流、高稳定性的低压降线性稳压器,为了减小补偿电容值,及控制频率响应中尖峰的位置,本文采用了电容倍增技术进行频率补偿,并给出了稳定性的理论推导。该LDO在负载电流0.1mA和150mA时都具有较好的相位裕度。电路采用XFAB 0.6um CMOS工艺模型,最终设计的LDO电路静态功耗17uA。使用10uF的负载电容,在负载电流变化率为770mA/100us时,最大过冲为12.2mV（0.7%）。     

基于AD9850的倍频器设计

介绍基于直接数字频率合成器（DDS）AD9850的倍频器设计，倍频倍数N可以在限定范围内自行设置。系统主要模块CPLD/FPGA、DDS（AD9850）和单片机（80C51）之间可以并行通信，具有编程控制简便、接口简单、成本低、易于实现系统小型化等优点。在定时、算法精确的前提下，倍频后的波形平均精度达到10^-3。     

一种基于LPC2102芯片的倍频器设计方案

设计用LPC2102实现倍频的硬软件,并通过Proteus进行仿真验证。结果表明：通过改变倍频数能够方便地实现不同倍频数的倍频功能。将仿真结果和理论计算的倍频最大输入频率进行对比。使用定时器T0的捕获功能实现对输入信号周期的测量,使用定时器T1的匹配功能产生倍频后的输出信号。通过将输入信号每2个上升沿为一组进行分组,测定输入信号周期只需1个周期。每组中在第二个上升沿中断中复位匹配定时器来消除误差累积,实现输入、输出信号同步。     

半导体超晶格太赫兹倍频器研究

提出一种基于电场驱动的GaAs基微带超晶格高阶谐波产生的太赫兹倍频器,利用平衡方程方法分析了倍频器在磁场下峰值功率输出和在参数空间(E_dc,E_ac)的分布情况。研究表明,在(E_dc,E_ac)的参数平面内,磁场对二次和三次谐波功率的峰值影响不大,但磁场会拓宽谐波输出功率的峰值区域,提高在(E_dc,E_ac)参数空间内输出峰值功率的概率。当E_ac确定时,谐波发射功率峰值的位置会受到直流电场产生的布洛赫振荡频率f_B、交流电场产生的调制布洛赫振荡频率f_MB和磁场引起的回旋振荡频率f_c的影响而发生变化。研究表明,基于半导体超晶格的太赫兹倍频器是很有应用潜力的太赫兹波发生器件。     

Four-quadrant analogue multiplier using operational amplifier

A method to realise a four-quadrant analogue multiplier using general-purpose operational amplifiers (opamps) as only the active elements is described in this article. The realisation method is based on the quarter-square technique, which utilises the inherent square-law characteristic of class AB output stage of the opamp. The multiplier can be achieved from the proposed structure with using either bipolar or complementary metal-oxide-semiconductor (CMOS) opamps. The operation principle of the proposed multiplier has been confirmed by PSPICE analogue simulation program. Simulation results reveal that the principle of proposed scheme provides an adequate performance for a four-quadrant analogue multiplier. Experimental implementations of the proposed multiplier using bipolar and CMOS opamps are performed to verify the circuit performances. Measured results of the experimental proposed schemes based on the use of bipolar and CMOS opamps with supply voltage ±2.4 V show the worst-case relative errors of 0.32% and 0.47%, and the total harmonic distortions of 0.47% and 0.98%, respectively.     

E波段倍频放大模块设计

E波段是毫米波中非常重要的频段,也是较为缺乏研究的频段.E波段可三倍频至亚毫米波频段,其中220 GHz是大气吸收窗口,具有非常重要的研究价值.基于此,文中设计了一款E波段倍频放大模块,为220 GHz太赫兹发射机提供三倍频源信号,该模块输入频率为11.1～13.34 GHz,输出频率为66.6～80 GHz,输入功率...     

双波段射频功率放大器理论与设计

提出了一种新型的双频阻抗变换器结构,该阻抗变换器采用T 型与装型结构相结合的方式,经理论推导和仿真优化,设计的双频阻抗变换器可实现任意两个频率上的任意两个不同复数阻抗到实数阻抗的变换。采用双频偏置电路,实现了在两个工作频率下的扼流,最终设计了一款可同时应用于TD-LTE 和GSM 网络的双波段射频功率放大器。相比于其它的多模多频带功率放大器,该双频阻抗变换器理论推导过程简单,容易实现,并可实现68%以上的功率附加效率,同时具有高输出增益和高平坦度的特点,整体电路结构简单。