一种低噪声快速转换频率合成器的设计与实现

介绍了一种低相位噪声、快速转换频率合成器的设计与实现,采用DDS、变带宽、频率预置等多种措施,频率转换时间〈80μs,并对实验结果进行了分析讨论。实验结果表明,该合成器相位噪声具有良好、锁定时间短,适合在超短波电台中应用。     

小数频率合成器介绍

频率合成器是从一个或多个参考频率中产生多种频率的器件,频率合成器在无线通信中有着广泛的应用。本文主要介绍采用最新技术的小数频率合成器以及其相对于整数频率合成器的优点。     

应用正交调制的混合式频率合成器设计

介绍了一个应用正交调制的混合式频率合成器设计方案，提出了一种用正交调制实现小步进的新方法。用本方案设计的L频段频率合成器与用传统方案设计的相比，体积大为缩小，且相噪有较大改善。实践证明，这是一种有效的、极具推广价值的电路形式。     

快速宽带直接频率合成器

介绍一种实现快速宽带直接频率合成的方法,给出相应的曲线,达到的主要技术指标为：带宽0．5－18GHz,相位噪声≤=100dBc/Hz@1kHz,频率捷变时间≤1μs.     

锁相环频率合成器相位噪声分析

频率合成器的相位噪声直接影响动目标雷达的改善因子。本文着重对锁相环频率合成器的相位噪声进行了较全面的分析，并对其中各组成部件的相位噪声也做了分析，分析的结果与实际测量结果基本吻合。文中最后提出了改善ＰＬＬ频率合成器相位噪声的办法。     

直接数字频率合成器的频谱特性的分析

现代通信系统对合成源的技术指标提出了越来越高的要求，可变参考源驱动的锁相频率合成器是一种较好的解决方案。直接数字频率合成器（ＤＤＦＳ）作为可变参考源是比较理想的。本文对直接数字频率合成器（ＤＤＦＳ）的输出特性进行了讨论，并用傅里叶变换的方法对直接数字频率合成器（ＤＤＦＳ）的输出频谱的杂散进行了分析，得到了有相位舍位民政部下直接数字频率俣成器的杂散分布。     

小步进S波段直接频率合成器设计

介绍了一种小频率步进的直接频率合成器的设计方法。给出了频率合成器的设计框图和相关指标测试曲线,包括输出信号频谱图、跳频时间测试曲线和相位噪声测试曲线。该频率合成器突破了一般直接频率合成器频率步进受滤波器件的限制,通过相关电路的设计实现了S波段1MHz频率步进,具有大带宽、小步进、低杂散、低相位噪声和快速变频等优点。     

快速宽带直接频率合成器

介绍一种实现快速宽带直接频率合成的方法,给出相应的曲线,达到的主要技术指标为：带宽 ０．５～１８ＧＨｚ,相位噪声≤-１００ｄＢｃ／Ｈｚ＠１ｋＨｚ,频率捷变时间≤１μｓ。     

基于DDS驱动PLL结构的宽带频率合成器设计

结合数字式频率合成器(DDS)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析和仿真,从仿真和测试结果看,该频率合成器达到了设计目标.该频率合成器的输出频率范围为594～999 MHz,频率步进为5 Hz,相位噪声为-91 dBc/Hz@10 kHz,杂散优于-73 dBc,频率转换速度为520 μs.     

小步进频率合成器的设计

回顾了三种基本的小步进频率合成器设计方法的优缺点。介绍了一种特殊的小步进频率合成器的设计方法，即采用两个大步进频率的单环锁相电路混频，两者步进频率的差较小为r，就能获得输出为小步进频率(为r)的合成器，并给出了相应的理论依据和计算。只要合理设置频率，规避互调分量的影响，就能使合成信号保持大步进频率单环锁相电路较低相位噪声、较短跳频时间和较低杂散信号的特性，而且合成原理简单，几乎不需要电路调试。     

间接式模块化雷达频综

介绍间接式模块化雷达频综的特点、方案、模块划分及技术指标,给出工程研制特点。     

高性能X波段直接式频综的设计

介绍一种X波段直接式频综的设计方案,对其输出杂散进行分析,并给出研制结果,在10GHz的输出频率上,偏离载频1kHz处的相噪为－108dBc/Hz,杂散优于－70dBc,跳频时间小于0．7μs,可捷变40个点。     

一种声表面波直接频率合成器

介绍了采用声表面波技术的一种直接频率合成器.在L波段单边带相位噪声Lm(1 kHz)=-119 dBc/Hz,频率切换时间＜0.5 μs,杂散电平＜-60dBc,可切换输出频率达几十点.该频率合成器工作温度为-55～+85℃,体积164 mm×90 mm×50 mm,并且通过了产品各项环境试验考核,工作稳定.     

捷变频低相噪X波段频综设计技术

介绍一种低相噪、捷变频Ｘ波段频率综合器设计方法，并进行理论分析、计算，最后给出测试结果。     

Ku频段低相噪捷变频频率综合器设计

介绍了一种Ku频段低相噪捷变频频率综合器设计方法。对接收本振源和发射激励源采用一体化设计,由于采用DDS PLL的方式,使此频率综合器在Ku频段上相噪优于-90dBc/Hz@1kHz,跳频时间小于10μs,激励源在Ku频段输出线性调频信号。     

低相噪硅雷达射频频率源的研究与设计

分析了频率源中各个模块的噪声传递函数,确定影响近端噪声的模块分别是鉴频鉴相器-电荷泵(PFD-CP)、分频器;在默认分频器相位噪声为-158dBc/Hz,通过matlab建模推断,需要PFD-CP模块在10kHz频偏处的输入噪声达到-143dBc/Hz,才能实现频率源输出信号在10kHz频偏处相位噪声-107dBc/Hz。采用0.18μmSiGe BiCMOS工艺,设计了整块芯片,着重优化了PFD-CP模块的输入噪声,经过spectre仿真,PFD-CP模块的输入噪声为-146dBc/Hz,经过实测,输出信号在10kHz频偏处相位噪声为-108dBc/Hz,达到设计预期。     

某型导引头小型化频率综合器的研制

频率源是现代通讯系统必不可少的关键电路,是决定电子系统性能的关键设备。雷达、电子对抗、通讯等技术的迅猛发展,对频率源提出了越来越高的要求。文中论述了一种小型化雷达导引头用频率综合器的设计和实现。在方案论证中对各项指标做了细致的分析,保证了方案的可行性。实际测试证明该系统有着很好的性能表现。     

基于数字锁相的Ku波段频综器研究

针对一种Ku波段频综器阐述了基于数字锁相的跳频环路参数选择及对其相位噪声、杂散、稳定性的影响,研究了Ku波段频综器的设计思想,并对整体相位噪声进行了估计。工程实现结果表明,理论估值与实现结果基本一致。     

Ku波段直接频率综合器设计

为了实现Ku波段直接频率综合器,该文叙述了用数字和模拟直接合成的方法产生一、二本振、各种相参时钟及发射激励信号的设计方法和关键技术措施;并给出了达到的主要技术指标、测试结果和测量方法。实验结果与理论模拟基本一致,验证了方案的可行性。