超大规模集成电路设计基础 第三讲 NMOS VLSI的结构特性

<正> 3.1 NMOS VLSI拓扑结构NMOS集成电路是多层布线的三维立体结构,整个电路完全由各层特定宽度的线条构成。一条扩散层线条与一条多晶层线条相交叉,即形成一MOS 管。故电路中的连接线占芯片结构的绝大部分面积。因此VLSI芯片设计中,多层布线的技术对简化结构,缩小面积、提高集成度就十分重要;而它所含元器件——MOS管的数量多少,相对来说就显得不很重要了。     

一种新颖启动方式的CMOS低功耗电流源

基于TSMC 0.18-μm CMOS工艺,根据传统电流源结构,设计了一种新颖启动方式的CMOS低功耗电流源.启动电路仅采用一个耗尽型MOS管,使电路正常工作后启动部分消耗的电流基本降为零.这种结构不仅降低了整个电路的功耗,而且大大节省芯片的面积.     

专用集成电路知识介绍(三)——MOS反相器

1.概述 反相器是MOS电路的基本形式。除逻辑功能外,它体现出MOS门电路的所有基本特点。 图2—14示出了一电阻负载的NMOS反相器及其伏—安特性、负载线和电压传输特性。设计这样一个反相器,要考虑电平和噪声容限,此外还要考虑下面的几项要求。 由于集成电路的成本与芯片面积成正比,因而设计者总是试图努力减少每个电路单元所占的面积。MOS晶体管的最小尺寸由特定工艺的精度限制。     

4K MOS动态随机存储器

本文提出了一种4K 动态MOS 随机存储器(RAM)的方案,该方案采用每位三管的单元,其面积小于2密耳~2/位,采用n 沟道硅栅MOS 工艺。芯片只需要一个时钟脉冲,并且内部产生所需的多相时钟脉冲。所有的输入和输出与高电平的时钟脉冲不同,其电平与TTL 相配。     

应用于无源RFID标签的CMOS温度传感器

针对无源RFID标签功耗受限、芯片面积小的特点,采用SMIC 0.18 μm RF CMOS工艺设计了一种温度传感器.利用MOS管沟道电流的温度特性,设计了两种带有偏置电流源的延迟单元,通过其相互补偿产生脉冲与温度相关以提取温度信息.设计了后续电路将提取的温度信息转换成数字信号供RFID标签数字控制模块使用.仿真结果表明,当温度范围为-20～80 ℃时,温度传感器精度为0.8 ℃;标签芯片供电电压为1.8 V时,传感器芯片总的工作电流为440 nA,标签芯片模拟前端电路总工作电流为5 μA.     

1973年国际电子器件会议摘讯

美国贝尔实验室研制的1024单元P 沟道MOS随机存储器(MOS RAM)(Electronics.Dec.18,1972,p.29)采用电子束工艺重新生产后,使整个存储线路,包括地址、译码、读出放大器在内,可以放在一块47×71密耳~2的芯片上。这个数据较目前的MOS RAM 的面积小四倍。这个单管单元RAM 的对准精度为1微米,也是MOS RAM 的一个新记录。取数时间为45毫微秒(未改进以前,芯片取数时间为150ns,译者注),单元尺寸是栅长为4微米,接触孔为2微米见方。象以前的芯片一样,新的芯片也采     

一个高速16K位n沟道MOS随机存储器

本文介绍一个高速16K位动态MOS随机存储器(RAM)的方案。这个存储器采用了先进的n沟道硅栅MOS工艺(5μm 光刻技术)制成的面积为22×36μm~2的单管单元。设计的主要特点是采用一个具有高速度(读取时间为200ns)和低功耗(400ns 周期内为600mw)的读出线路图。全译码存储器制在5×7mm~2的芯片上,并装配在22引线陶瓷的双列直插式封装内。     

四位微计算机的功能及其应用——第二讲 国产四位微计算机的硬件结构

<正> 一、DG0040系列四位微计算机DG0040系列是北京八七八厂生产的四位机电路,采用硅栅N沟道E/D MOS工艺,单电源5V,可直接与TTL、CMOS、NMOS等电路相匹配,使用十分方便.最小系统由三片构成:DG0040(CPU+RAM)DG0041(显示振荡),DG0042(ROM)或EPROM.在此基础上可采用配套的通用I/O接口电路片DG0046或其它中小规模电路加以扩充,以适应不同应用对象的要求.0040的内部RAM为256×4位,ROM直接寻址范围达8K字节,是功能较强的所谓"计算型"四位机.图2-1为该机的逻辑框图.由于ROM一般常用EPROM来代替,如2716、2732等通用芯片,大家均     

高密度静态ESFI MOS记忆单元

去除触发器中的跨接和用二极管来选择单元,减小了静态MOS记忆单元的面积。这种单元具有互补晶体管、二极管和高额定值负载电阻,已用绝缘衬底上外延硅膜工艺(ESFI)实现;单元面积可以小到1500微米~2(2.4密耳~2),是到目前为止已知道的面积最小的静态MOS记忆单元。本文将讨论这种记忆单元的静态和动态特性,以及在大规模集成电路中的性能;为此目的,已在3.5×4.2毫米(140×170密耳)的面积上,做成了带有简单译码和读出电路的4096位的探索性存贮器。考虑所测量的数据,ESFI MOS存贮电路比动态MOS存贮器,在速度和功耗方面都显示出更好的性能,但其主要的优点是静态工作方式。     

CMOS集成电路及其应用

<正> 一、概述 1.CMOS电路——八十年代的集成电路在半导体集成电路发展过程中,MOS电路与双极型电路一直在激烈竞争而又相互促进。对于MOS电路来说,主要的薄弱环节在于速度,CMOS电路就是MOS与双极型竞争的一种必然产物。七十年代大规模集成电路发展过程中,NMOS工艺成了“优选工艺”。微处理器、随机存取存贮器和只读存贮器等等大都采用NMOS工艺。到了七十年代后期,在NMOS工艺的基础上,CMOS工艺逐步完善,因而在速度、集成度和微功耗方面不断地创造新的纪     

一款音频CODEC芯片的设计与实现

设计了一种可用于语音信号处理的CODEC芯片,讨论了滤波器组的多级实现。设计中充分利用顺序执行、左右声道共享电路、时分复用等思想优化了电路面积。该芯片设计采用Silterra18标准CMOS工艺流片成功,通过测试完全达到了设计要求。     

绝缘体上外延硅薄膜MOS工艺的五管存储单元

和一般互补MOS 工艺的六管存储单元相比较,五管存储单元所需要的面积大约只占百分之七十。目前已经研制出在绝缘体上外延硅薄膜(简称ESFI)的存储矩阵,这个矩阵的单元面积为5700微米~2(9密耳~2)。此外,还提出了一种读出电路和估计了2048单元存储器芯片的典型数据。     

抗辐照加固BICMOS结构电路的版图简化设计

就金属-氧化物-半导体(MOS)器件和双极器件混合结构(BICMOS)电路的抗辐照加固技术的设计而言,器件种类多会导致在硅工艺实现上的复杂性和失效问题.就此,提出了一种新的抗辐照加固设计方案.利用MOS器件抗辐照加固工艺的设计规则,完成对双极器件的版图集成,实现BICMOS结构的电路功能.最终,以通信接口类芯片产品中常用的振荡器单元为例进行仿真验证,达到设计要求.     

有时钟和无时钟的两种静态4KRAM的设计

本文详细介绍了有时钟和无时钟的两种 N沟道 MOS 静态4 K RAM。有时钟的器件是用三种电源(+12V,+5V,-5V)的 RAM,它的信号驱动用了自举电路,而为了降低功耗和允许无限延长芯选脉冲的持续时间,在存储矩阵中采用了维持电阻。无时钟的器件是单一电源(+5V)与 TTL完全相容的 RAM,为了提高速度和密集性采用了耗尽型负载电路。重点是给出工艺参数和性能以及考虑到包括内部时序和电路简图的电路设计。日益完善的 MOS 工艺和设计技术,使得有可能以两种方案研制出4096位静态 RAM:     

高压CMOS电路的设计及制造工艺研究

介绍了一种与常规CMOS电路兼容的高压CMOS电路版图设计及工艺加工技术。在该技术中采用了非自对准的场区掺杂,增加场区掺杂浓度,轻掺杂漏区以形成漂移区等提高MOS晶体管击穿电压的一系列技术措施,使MOS晶体管的源漏击穿电压提高至35V以上,电路在24V电压下可以正常工作。     

工艺拉偏的芯片扫描测试方法研究

本文提出了一种基于MOS工艺拉偏实验的大型SOC(System-On-Chip)的扫描测试方法的研究。针对于硅CMOS工艺进行参数拉偏,测试不同参数组合下芯片扫描测试的结果,得出芯片扫描测试可通过的工艺窗口,给大型SOC量产工艺条件提供参考。实验表明通过拉偏MOS工艺的晶圆进行测试的方法,可以更加准确的掌握芯片的工艺范围,并在实际生产中可以有效地减少芯片的过载率,得到更多可用的芯片。     

N 沟 E\DMOS 电路

一、序言在大规模集成电路发展史上,MOS 电路一直起主导作用。最先发展的是 PMOS 工艺,1969年已投入生产。但 P 沟电路的载流子迁移率较小,速度较低。n 沟 MOS 工艺,突破了 PMOS 速度的限制,制造出了速度较快的存储器和微处理机。1972年开始批量生产 n 沟硅栅 E/E 型电路(负载 MOS 管为增强型器件)。1974年又采用速度更高的 n 沟硅栅E/D 型(负载 MOS 管为耗尽型器件)电路,其典型产品如2115 1K 静态 RAM,Motorola 公     

一种适用于LED驱动的高压稳压电路设计

在LED驱动电路中,若采用传统的BUCK型DC-DC降压方式或利用MOS管级联钳制降压方式为芯片内部低压模块提供电源,存在不易集成化和受高压工艺限制等问题。为此,提出了一种改进的高压稳压电路,利用高压LDMOS构成电流源对RC电路充电,电容上的电压经过线性稳压器稳压后给芯片提供稳定的低压电源。该电路只需外置电容,其他部分均可集成在一块芯片上。基于华虹宏力0.5μm 700V BCD工艺对电路进行仿真验证,在0~311 V周期脉动高电压输入条件下,电路能稳定输出4.97 V;负载电流在0~10 mA范围内变化,负载调整率为11.6 mV/mA;在-40℃~130℃温度范围内,输出电压温度系数为27.2 ppm/℃。仿真结果表明,该高压稳压电路各指标参数均满足预期要求。     

H-MOS工艺

一、引言MOS 工艺一直是发展 LSI(大规模集成电路)的主流。特别是n沟边 MOS 工艺,1976年从单层硅栅发展到存贮器技术中用的双层多晶硅工艺,并多结合局部氧化等平面隔离工艺及耗尽型负载 E/D 技术耒提高电路性能,从而形成了标     

一种应用于LDO的宽范围稳压电路

在LDO的设计中,为了提高输入电源电压上限,一般采用大尺寸的晶体管,但这样会增加电路的面积。为了解决这个问题,采用改进的威尔逊电流镜结构设计了一种宽范围稳压电路,为LDO各个子模块提供电源和偏置。仿真结果表明,稳压电路可以将3.5 V～6 V外部供电电源电压转换为1.8 V内部电压,使得LDO核心电路在高输入电源电压下依然可以使用0.18μm的MOS管,降低了芯片面积,并且可以给LDO模拟模块的设计带来便利。