OTN中OTU2到ODU2解映射电路设计与实现

为了在解映射过程中尽量减少锁相环的使用,设计了一种基于同步时钟产生的均匀缺口时钟来实现解帧、去FEC(前向纠错)以及OTU2(光传输单元)解映射到ODU2(光数据单元)的同步电路。通过仿真和FPGA(现场可编程门阵列)验证了该电路功能的正确性。结果表明,该电路能够实时、准确地完成OTU2到ODU2的解映射。     

SDH/SONET低阶支路VT/TU映射芯片实现

设计了SDH/SONET的低阶支路VT/TU映射芯片,单片实现28通道DS1/VC-11或21通道E1/VC-12到7个VTG/TUG-2的映射及逆映射,或DS1/E1/VC的组合到VTG/TUG-2的混合映射.该芯片带有支路环回和指针处理功能,支持UPSR环形网络拓扑结构.采用TSMC 0.13 μm CMOS工艺流片成功,电路规模约23.7万门.     

其它集成电路

0003816用 FPGA 实现多路信号跟踪[刊]/朱丽娟//舰船电子对抗.—1999,(6).—5～8(D)0003817200Msps 通用信号采集 PC 卡的研制[刊]/王永钢//数据采集与处理.—1999,14(4),—513～515(D)介绍一种通用高速信号采集 PC 机插卡,它应用了高速模数变换、可编程逻辑设计,锁相环时钟等新技术。采样分辨率8bit,最高采样率200Msps,卡上存储器长度512KB,具有灵活的触发记录和数据传输方式。配套工作软件在 Windows95平台上实现。该采集卡及软件支持多通道同时使用。参3     

系统程序、操作系统、软件代理

0624641 XScale PXA270在Linux下的FPGA设备驱动[刊,中]/乾正光//单片机与嵌入式系统应用．—2006,(6)．—28-31(C)以ACEXIK50为例,介绍FPGA在Intel XScale PXA270微处理器系统上的应用。通过内存映射机制实现ACEXIK50在Linux下的设备驱动；通过用户应用程序实现对ACEXIK50设备的操作,为FPGA在嵌入式领域的应用提供一种方法。参4 0624642 Win32可执行文件格式探讨及软件汉化[刊,中]/宇文静波//装备指挥技术学院学报．—2006,17(3)．—91 95(C) 0624643基于主题的分布式信息检索技术研究[刊,中]/张刚//计算机工程．—2006,32(12)．—80-81,84(E) 0624644基于UML类图的类之间依赖关系图论问题研究[刊,中]/胡顺仁//计算机工程．—2006,32(12)．—1-4,31 (E)     

基于FPGA的GFP成帧协议实现

本文介绍了采用XILINX的VIRTEX300E FPGA如何实现Ethemet Frame到SDH映射的GFP协议，详细阐述了GFP帧映射模式的原理及其实现的方法。     

基于分解的多路选择器工艺映射方法设计

针对Virtex-7系列FPGA架构,提出了一种基于分解的多路选择器工艺映射方法。选取多个细粒度规则多路选择器作为基准单元,将对应的优质工艺网表保存为模板,将N选1多路选择器递归分解为若干层紧密连接的基准单元并基于模板实现其优化映射。对比所提方法与综合工具Vivado及ABC的多路选择器工艺映射效果,实验数据表明该方法与Vivado相比可平均减少1.01%的查找表（LUT）开销与5.61%的时延,与ABC相比可平均减少20.82%的LUT开销与29.51%的时延,而且该方法时间复杂度低,平均运行速度比ABC快4.28倍。     

转换器

0323629噪声整形在1bit D/A 变换中的应用[刊]/王康华//电声技术.—2003,(6).—7～10(L)0323630DWDM 系统中 OTU 中继功能的应用[刊]/周蓉//电信技术.—2003,(6).—47～49(L)对 DWDM 系统中 OTU 的中继功能做了简要阐述,将利用 OTU 中继功能进行光纤直连方案与采用点对点 DWDM 设备组网方案进行了比较,并结合漳州本地网 DWDM 扩波和优化工程说明其实际应用。0323631一种有效的 ADC 内建自测试方案[刊]/吴光林//电子器件.—2003,26(2).—190～193(L)     

EXFO扩展其光传输网测试功能

EXFO为A其FTB／JQS-85100G Packet Blazer40／100Gbit／s以太网测试模块增添在光传输网上映射40／100Gbit／s以太网（EoOTN）的测试功能。这些新推出的功能使领先的40／100Gbit／s以太网系统制造商和网络服务提供商能够克服其测试挑战,并大大加快上市时间。新功能包括根据ITU—T G．709,使用通用映射规程将100Gbit／s以太网服务映射到OTU4内。并将经过转码的40Gbit／s以太网服务映射到OTU3上。     

支路单元净荷处理器的设计和实现

利用低成本的FPGA实现8路VC4的支路单元处理.设计支持77MHz Telecom bus总线接口,支持TU3/TU12或混合模式的净荷处理.设计已经成功通过系统测试.     

面向AIC结构的FPGA映射工具

探索新的现场可编程门阵列(FPGA)逻辑单元结构一直是FPGA结构研究的重点方向,与非逻辑锥(AIC)作为一种新的逻辑结构成为FPGA新结构的希望。然而实现高效且灵活的映射工具同样是研究FPGA新结构中的重点环节。该文实现了一个面向AIC结构的FPGA映射工具,与当前映射工具相比,具有更高的灵活性,能够支持AIC结构参数的调节,辅助支持进行AIC单元结构的探索改进。同时,该文提出的AIC映射工具与原工具相比,面积指标提高了33%~36%。     

基于多核DSP和FPGA的车载全景拼接系统的硬件设计与实现

<正>本系统针对大型车辆视觉盲区为了保障车辆行驶的安全性设计出一种基于多核DSP和FPGA的车载全景拼接系统。利用FPGA的并行处理和多核DSP的并行高速浮点运算能力，实现多通道图像数据并行算法处理^[1]，确保了系统实时性要求。实验结果表明该系统解决了多路(4/6/8/10/12)高清HD-SDI视频数据流^[2]的360°全景视频图像拼接^[3]质量以及实时性要求，可以满足实际工程应用的需求^[4]。本系统通过多路(4/6/8/10/12) 150°广角鱼眼镜头摄像机输入车辆不同方位的实时高清彩色视频图像，各通道原始高清彩色视频图像数据分别经过鱼眼矫正、鸟瞰变换、去模糊处理、图像配准、图像拼接融合、图像剪切与合成等一系列复杂算法处理，     

多速率POS测试CPCI模块设计原理及方法

对POS传输网络进行严格的测试是检验IP over SDH网络的必经途径,根据IP映射和解映射到SDH帧不同层次的协议及方法,阐明了设计原理,提出了相应的测试方案和设计实现方案,采用多速率接口芯片实现对SDH层次的适配,采用FPGA对SDH、IP层协议进行解析和发生的方法,实现了对SDH层和IP层的测试,实验结果证明设计实现方案是可靠的和行之有效的。     

存储器、锁存器

0329077用FPGA实现较大规模的CAM[刊,中]/刘潇//电子工程师.—2003,29(7).—16-18(E)0329078E~2PROM的新应用[刊,中]/付晓红//光电对抗与无源干扰.—2003,(2).—41-43(D2)介绍了怎样通过硬件和软件的配合实现一片E~2PROM同时兼作程序存储器和数据存储器。参1     

外部设备

0624701存储器类型综述及DDR接口设计的实现(上)[刊,中]/莱迪思半导体公司//中国集成电路．—2006,15 (6)．—50-54(C) 0624702大幅扫描仪预视图像的高效显示研究[刊,中]/谢卓//电子科技．—2006,(6),—62-65(D) 0624703 TMS320VC5410A I/O口的多种扩展与I~2C接口模拟[刊,中]/左颗睿//单片机与嵌入式系统应用．—2006,(7)．—33-35(C) 0624704基于FPGA的I~2C总线接口设计[刊,中]/吕炎军//自动化技术与应用．—2006,25(4)．—37-38,6(G2)本文简述了I~2C总线的工作原理,重点介绍了在FPGA上实现I~2C总线接口的结构设计和Verilog HDL代码设计,并给出了仿真结果。参4 0624705利用虚函数实现鼠标、键盘事件的模块化[刊,中]/王建军//电脑开发与应用．—2006,19(5)．—36-37(G2) 0624706基于嵌入式系统和PL2000A型调制解调器的电力线载波通信接口设计[刊,中]/洪家平//国外电子元器件．—2006,(6)．—23-26(C)     

图像传感器MT9M034输出图像数据的校正

针对高动态范围图像传感器MT9M034输出图像时进行实时数据压缩引入的误差,分析研究了该误差对基于CLAHE色调映射算法的影响,并给出了误差校正方法和FPGA实现电路。实验结果显示,误差校正方法减小了该误差影响,且改善了CLAHE色调映射处理的效果。     

基于FPGA的24点离散傅里叶变换结构设计

基于Good—Thomas映射算法和ISE快速傅里叶变换IP核,设计了一种易于FPGA实现的24点离散傅里叶变换,所设计的24点DFF模块采用流水线结构,主要由3个8点FFT模块和1个3点DFT模块级联而成。并且两级运算之间不需要旋转因子,整个DFF模块仅仅需要14个实数乘法器,布局布线后仿真工作时钟频率可达200MHz。首先根据Good—Thomas算法将并行的24路输入信号分成3组,每组8路信号,并进行并／串转换,得到3路串行信号;其次。将3路串行信号分别输入至3个FFrIP核模块进行8点FFT运算;然后,将上述3个FFrIP核模块同一时刻输出的3路信号进行3点DFF变换;最后,将得到的3路并行输出信号分别进行串／并转换,得到24路DFF输出信号。此外,设计的24点DFT结构还具有很好的扩展性,通过修改FFTIP核变换点数参数便可实现长度N=3×2^N点DFT。     

其它集成电路

0118497可编程逻辑电路实验仪的开发[刊]/富钢//微处理机.—2001,(2).—13～14,23(D)0118498可配置适配器的研究[刊]/凌玲//武汉理工大学学报-·信息与管理工程版.—2001,23(2).—24～25,29(D)分析了利用 FPGA 芯片的可编程特性,构建具有多种功能的适配器的技术;给出了系统的框图,并使用Xilinx 公司的 FPGA 芯片结合 FPGA Express 综合软件实现的一般步骤;以及综合使用 IP 技术,实现现有资源的充分利用和产品的快速开发。参2     

基于DSP56311的处理控制系统

设计了一种机车自动控制系统中的处理控制单元,它基于DSP+FPGA结构的处理控制系统.采用DSP56311作为系统主要的传输、处理、存储控制器,EP1C12F256(FPGA)作为主要接口处理单元,系统通过FPGA、SAF82525、双口RAM、AD7247和其他接口芯片扩展了丰富的接口,包括2路串行通信口、DPRAM数据接口、4路模拟输出、10路PWM输出、3路定时器输出和40位并行I/O口,实现了与中央控制单元的通信、信号的实时处理和控制信号的输出.     

一种用于2维数据访问的缓存管理算法

2维数据以1维的形式进行处理和存储,2维空间相邻的节点被不同的映射算法映射到1维空间的不同位置.不同位置导致了不同的访问距离和访问延迟.提出了度量访问距离的指标,计算了4种主要映射算法的指标值,发现并分析了不同算法指标值之间的差异.通过在缓存中增加用于预取的空间,利用了Z-ordering和Hilbert映射算法在一定范围内能更好地簇集映射位置的特性,提高了缓存命中率,从而改善了2维数据的访问速度,优化了系统性能.     

信息速递

光通信2 0 0 31 1 0 5 72光纤及光传输技术 =フ ア イバおよび光搬技术[日 ]/中正隆 //オプトロニクス .- 2 0 0 3,2 5 8( 6) .- 1 0 5～ 1 1 22 0 0 31 1 0 5 73光开关、波长、分波及平面波导器件 =光スイ ツチ ,波长、分波 ,平面导波路デバイス [日 ]/日比野善典 //オプトロニクス .- 2 0 0 3,2 5 8( 6) .- 1 2 0～1 2 52 0 0 31 1 0 5 74数字光传输系统 =デジタル光传送システム[日 ]/枝川登 //オプトロニクス .- 2 0 0 3,2 5 8( 6).- 1 30～ 1 322 0 0 31 1 0 5 75网络 =ネツ トワ -ク [日 ]/佐原明夫 ,佐藤健一 //オプトロニクス .…