基于特征匹配的IP软核硬件木马检测

集成电路设计过程中引入的非受控第三方IP软核较容易被植入硬件木马,以往的功能测试方法较难实现全覆盖检测。为此,分析硬件木马结构及其在IP软核中的实现特征,提出一种基于硬件木马特征匹配的检测方法。给出特征识别流程,构建基于Trust-Hub硬件木马的特征库,在AES算法的RTL,级描述中设计3种不同功能类型的硬件木马电路进行分析。实例结果表明,利用提出的特征匹配方法并结合目标载体特征分析,可在冗余代码不高于10%的精度下实现硬件木马的有效识别。     

扫描电压对硬件木马检测影响分析

硬件木马是一种微小而隐蔽的恶意电路,它隐藏在目标芯片中,在一定条件下实施对目标芯片输入输出节点状态或功能的恶意修改。随着集成电路设计生产全球化的不断加剧,芯片设计与生产环节的分离增加了芯片被植入硬件木马的可能性,给芯片的安全性与可靠性带来了极大的威胁。因此,如何检测被测芯片是否含有硬件木马,确保集成电路芯片安全变得日益重要。文章基于40nm 工艺库下,对高级加密标准 AES 算法的网表中设计植入相对于无木马AES 电路大小为2.7%的信息窃取型硬件木马,并与无木马 AES 电路作为 Golden 参考模型进行对比,通过分析 PVT（工艺、电压、温度）参数中不同工作电压对电路旁路功耗信息影响的规律,发现由工作电压抖动而引起的功耗噪声可以淹没由硬件木马的植入而引入功耗信息,进而降低硬件木马检测效率,在此基础上文章提出一种基于随机扫描电压叠加的硬件木马旁路功耗信息的显化方法,规避了在常规硬件木马检测时电压波动对硬件木马的检测影响,实现对硬件木马的检测。     

基于多信号特征融合的硬件木马识别技术

针对现有基于信号特征的硬件木马检测方法中存在木马特征集单一、检测精度低和普适性差等问题,提出一种基于多信号特征融合的硬件木马识别方法.通过分析硬件木马的隐藏性,建立触发节点植入与载荷节点植入的硬件木马隐藏性模型,构造低静态翻转率、低动态翻转率、低组合0可控性、低组合1可控性和低组合可观察性的硬件木马特征集,利用KNN算法建立硬件木马检测模型.实验结果表明,该方法达到了98.23％ 的木马信号平均识别率,与文献[3]和文献[15]相比,分别提高了16.30％ 和10.24％,大幅提升了木马检测能力.     

基于主成分分析和对数几率回归的硬件木马检测

提出基于主成分分析和对数几率回归的硬件木马检测模型,以提高对硬件木马芯片的检测性能。对采集的旁路功耗信号进行主成分分析组合并选择主要特征,屏蔽信号噪声影响,简化计算操作。利用对数几率回归算法训练分类器,通过计算芯片包含和不包含木马可能性对数比率进行硬件木马识别。设计并搭建FPGA实验平台进行模型验证,通过查准率和查全率评估模型性能。实验结果表明,此模型能够准确高效地检测出硬件木马。     

一种基于电磁旁路分析的硬件木马检测方法

为探究利用电磁辐射旁路信号检测集成电路芯片中硬件木马的可行性,分析了芯片电磁旁路信号的组成,构建了信号泄漏模型。在阐释霍特林（K-L）变换原理及特点的基础上,提出了利用K-L变换对芯片电磁辐射旁路信号进行信号特征提取的方法,分析含硬件木马芯片（木马芯片）与不含硬件木马芯片（原始芯片）对应特征信号的差异来检测芯片中是否含有硬件木马。通过在针对基于FPGA密码芯片中植入硬件木马并进行对比检测实验的结果表明,利用上述方法能有效分辨出木马芯片与原始芯片所泄漏电磁信号间的差异,达到检测出芯片中硬件木马的目的。     

基于Vivado HLS的Down Scaler视频系统设计

介绍一种基于FPGA的Down Scaler视频系统设计.系统的核心部件采用Xilinx Kintex-7的板载XC7K325T芯片,系统设计使用Vivado工具,包括使用Vivado HLS进行Down Scaler模块设计.首先按照Vivado HLS的代码规范进行Down Scaler模块的C/C++代码编写,然后利用编译工具生成RTL级代码和综合结果Down Scaler IP核,最后将Down Scaler IP核与TPG、VDMA等Xilinx视频IP核互连,构建实时视频系统.在满足实时性要求和FPGA资源消耗要求的条件下,该设计实现了对Down Scaler视频算法从PC端软件处理方式向FPGA平台硬件处理方式的移植.     

基于概率签名的硬件木马检测技术

针对集成电路芯片被植入硬件木马后带来的安全问题,提出一种基于概率签名的硬件木马检测技术。通过逻辑功能检测,采用随机算法构建芯片电路（布尔函数）的概率签名,作为唯一的识别符模板,当被测电路的签名与模板不匹配时发出告警。设计全加器和AES加密2款电路,植入常见硬件木马并进行攻击实验,对这2种电路的原始电路以及植入硬件木马后电路的概率签名是否发生改变进行理论分析与研究。采用统计学参数估计法在FPGA平台进行实验,结果表明,该概率签名技术能检测出一般规模组合逻辑电路中植入的硬件木马,置信度达到95％。     

基于红外光谱分析的硬件木马检测方法

针对传统一维空间硬件木马检测方法中硬件木马产生的信息易被芯片正常工作产生的信息掩盖、二维空间硬件木马检测方法成本较高精度较低的问题,提出了一种基于红外光谱分析的硬件木马检测方法。该方法是一种二维空间硬件木马检测方法,利用红外波波长短以及红外光谱信息损失少的特点可以实现较高的硬件木马检测精度。实验结果表明,通过拟合芯片工作时硬件木马产生的红外光谱并对比参数差异能检测出逻辑能耗量量级为10－3的硬件木马,并在一定程度上识别实现硬件木马功能的逻辑种类。     

基于加权翻转概率的硬件木马检测方法研究

集成电路代工模式以及设计中大量使用第三方知识产权（Intellectual Property,IP）核的现状,导致当前集成电路面临着“硬件木马”的安全新威胁。提出了一种针对门级网表电路进行硬件木马检测的方法。该方法给定电路输入端固定的取值概率,结合电路逻辑门功能和拓扑结构计算电路内部节点的翻转概率,并采用节点扇出对翻转概率进行加权,从而得到电路中的低加权翻转概率节点以实现硬件木马的检测。提出了对应的计算算法和检测流程,并在公开测试集进行验证,以Trust-Hub的AES、b19、RSA、RS232共计15种植入硬件木马的电路为检测对象,检测结果表明该方法的硬件木马检出率平均为92.58%,部分电路最高可达98.9%,最低为86.8%;误报率最低为2.8%,最高为13.2%。     

基于SOPC的低电压电泳芯片系统平台设计

探讨了一种基于SOPC (System on a Programmable Chip)的低电压电泳芯片系统平台设计方案.以基于FPGA内嵌NiosII软核处理器为系统控制模块.运用SOPC Builder定制低电压电泳芯片运动梯度电势施加控制器、Avalon流模式的电导检测的IP核,实现芯片高速控制与电泳信号采集.文中具体阐述了该系统软、硬件总体结构、多CPU协调工作原理、运动梯度电势的控制原理以及电导检测采集IP核的设计.     

GDSII图片生成与校正

随着芯片设计、生产环节的增多,芯片中存在硬件木马的可能性越来越高,对于安全性要求较高的芯片就需要对其进行硬件木马检测。反向解剖芯片并将其与原始GDSII文件进行一致性比对是检测芯片是否被植入硬件木马的主要方法之一。而从GDSII文件生成与反向解剖芯片的照片一一对应的图片(后面统称为GDSII图片)是木马分析的重要步骤,为此提出了两点定位算法对GDSII图片进行分割;同时,针对芯片照相和拼接过程中存在图片信息位置偏移的问题,提出了一种基于偏差统计的校正算法。经过工程实际应用证明,该算法较好地校正了GDSII图片与芯片照片的偏差,消除了因为图片信息位置偏移所带来的影响。     

采用行为分析的单机木马防护系统设计与实现

针对基于特征代码的静态木马检测技术的不足,通过实时监控程序的可疑行为,运用贝叶斯算法分析程序行为特征进而发现木马程序,并对恶意木马程序的非授权操作进行修复,设计并实现了一个基于行为分析的单机木马防护系统。实验表明：该木马防护系统在对检测率影响较小的前提下,显著降低了误报率。     

一种基于静态分析的多视图硬件木马检测方法北大核心CSCD

随着集成电路产业的全球化,大部分设计、制造和测试过程已经转移到了世界各地不受信任的第三方实体,这样可能存在攻击者在硬件设计中插入有恶意行为电路的风险,即硬件木马。在早期发现硬件木马至关重要,若在设计后期或制造后再想移除它将开销很大。文章提出一种基于静态分析的多视图硬件木马检测方法,首先通过分析Verilog代码得出变量数据依赖图和变量控制依赖图,从多个视角深度挖掘硬件设计的语义信息;然后通过多视图表示目标硬件设计不同视角下的行为表示向量;最后利用多视图融合方法进行协同融合,将得出的表示向量送入分类器中,从而检测Verilog代码是否被插入了硬件木马。实验结果表明,文章所提的检测方法在不依赖设计规范和不局限于模式库的情况下,实现了对硬件木马精确且全面的检测以及对Verilog代码的全自动分析。     

基于FPGA的多软核图像处理系统设计

介绍以图像处理为应用背景、基于FPGA芯片建立的多软核系统设计。系统中包含两个Nios II软核处理器和两个用于进行图像颜色空间转换的CSC MegaCore IP核。两个NiosII软核处理器共享程序存储器、数据存储器及启动存储器。在硬件设计方面,CSC MegaCore IP作为外围组件通过一个自定义的接口控制器连接到以Nios II软核处理器为核心的SoPC系统中。在软件设计方面,运行在每个Nios II软核处理器上的程序通过硬件Mutex核协调对共享数据存储器的访问。     

FPGA和NiosII软核的语音识别系统的研究

嵌入式语音识别的应用还是比较少,主要还是通过DSP实现,而且准确率还不是太高。提出一种基于FPGA和NiosII软核处理器的嵌入式语音识别系统的设计方案。系统以EP2C35 Cyclone II芯片和NiosII处理器为基础,采用软硬件结合的设计方式,共同完成语音识别的设计。系统结合改进的端点检测方法,提取线性预测倒谱系数（LPCC）的音频信号特征,采用IP核硬件实现动态时间规整（DTW）的识别算法,能达到较高的识别准确率。     

快速Reed-So1omon译码器IP软核设计研究

简单介绍了IP软核的概念.设计了Reed-Solomon译码器IP软核.利用Xilinx公司的Foundation Series 3.li集成设计环境完成了对该RS译码器各种验证,并用XC9572PC84可编程逻辑芯片验证了该IP软核的正确性.     

快速Reed—Solomon译码器IP软核设计研究

简单介绍了IP软核的概念。设计了Reed-Solomon译码器IP软核。利用Xilinx公司的Foundation Series 3．1i集成设计环境完成了对该RS译码器各种验证，并用XC9572PC84可编程逻辑芯片验证了该IP软核的正确性。     

面向硬件木马检测的旁路信号特征选择方法

针对基于旁路分析的硬件木马检测中存在的旁路信号冗余以及高维问题,探究特征选择方法在去除冗余、降低旁路信号维数方面的可行性,提出了一种以类内类间距离作为可分性判据的特征选择方法对旁路信号进行预先处理。首先分析了IC芯片旁路信号的特征选择问题,然后阐述了基于类内类间距离的可分性判据以及特征选择搜索算法,最后在FPGA密码芯片中植入硬件木马,并基于K-L方法进行检测实验,通过对旁路信号进行特征选择前后的木马检测效果对比发现,该特征选择方法能有助于分辨出无木马的“金片”与含木马芯片之间旁路信号的统计特征差异,更好地实现硬件木马的检测。     

一种基于FPGA的PCI加密卡设计

利用FPGA设计实现了一种基于PCI总线接口的纯硬件加密卡,为PC机提供加密、签名等服务。对采用VHDL描述的PCI接口IP软核及其应用方法进行了分析;采用VHDL设计了3DES、MD5等算法模块,并设计了其与PCI接口IP核之间的通信控制模块;利用QuartusⅡ进行仿真、综合后,下载到加密卡上的FPGA配置芯片,将上述各个模块集成在一片FPGA上予以实现;最后,采用VC++为加密卡设计了驱动程序和测试程序,并对整个加密卡工作进行了功能测试。