S波段1kW固态功率放大组件

设计了一种工作在S波段,频带宽度为400MHz,平均占空比≤10%,脉冲宽度≤200μs的1kW固态功率放大组件。组件采用四级放大结构,将5mW左右的激励信号放大到1kW,通过优化晶体管输入/输出匹配电路,应用三级Wilkinson功分/合成器,改善了组件增益平坦度和效率。测试结果表明,该组件在工作频率范围内输出功率≥1.2kW,效率≥30%,增益平坦度≤1.2dB。     

全光纤结构高增益脉冲光纤放大器的实验研究

为了探讨多级级联掺镱光纤放大器的脉冲放大特性,采用主振功率放大技术(MOPA),实验研究了3级级联、全光纤结构的高增益脉冲激光放大器。通过优化各放大级增益光纤的长度和抽运光功率的大小,在保证高放大增益的同时,抑制了掺镱光纤中自发辐射光的自生激光振荡,并对第2放大级进行了结构优化。在脉冲激光放大过程中实现了中心波长1064nm、脉冲宽度19ns、重复频率5kHz、峰值功率3.8kW、总放大增益达43.8dB的稳定激光输出。同时,制作完成了1台结构紧凑、全光纤结构的脉冲光纤放大器样机,对重复频率1Hz的低频脉冲信号进行了放大实验,也得到了43.2dB的输出信号增益。结果表明,本脉冲光纤放大器对低频脉冲信号有很好的放大效果。     

Ku波段单片功率放大器设计与制作

介绍了一种Ku波段GaAs功率放大器芯片的研制过程。芯片采用电抗匹配电路结构,三级级联放大,末级采用多胞器件进行功率合成,实现了电路的高增益和所要求的功率输出;另外,还对元器件模型技术、GaAsMM IC测试技术等进行了相应描述。在芯片的研制过程中,利用ADS软件进行仿真及优化,利用电磁场仿真进行版图设计。在4英寸(100 mm)0.25μmGaAs PHEMT工艺线上完成芯片制作,在12.5～15.0 GHz的频率范围内,脉冲饱和输出功率Po大于34.7 dBm(脉宽100μs,占空比10%),功率增益Gp大于19.7 dB,功率附加效率PAE大于30%,功率增益平坦度小于±0.4 dB。该芯片可以应用到许多微波系统中。     

宽带CMOS低噪声放大器的设计

文章主要介绍应用于集群接收机系统的350MHz～470MHz低噪声放大器,采用0.6μm CMOS工艺。探讨了优化低噪声放大器的噪声系数、增益与线性度的设计方法,同时对宽带输入输出匹配进行了分析。这种宽带低噪声放大器的工作带宽350MHz～470MHz,噪声系数小于3dB,增益为24dB,增益平坦度为±1dB,输入1dB压缩点大于-15dBm。     

高功率双包层掺镱光纤放大器

为满足高功率激光系统末级功率提升的要求,研制了高功率光纤放大器,它采用双包层掺Yb3＋光纤作为增益介质,利用泵浦合束器进行泵浦的级联放大。通过有效的热管理及输出稳定技术,对于大信号1053nm波长的输入光,该光纤放大器的增益大于22dB;采用增益均衡技术,20nm带宽范围内增益平坦度小于2dB。     

S波段小型化宽带低噪声放大器的设计

采用软件计算微带平面电感,描述了一款基于薄膜工艺的小型化宽带低噪声放大器的设计和性能。测试结果表明:在2.7～3.5 GHz的频段内,低噪声放大器的噪声系数小于等于0.55 dB,增益大于等于33 dB,增益平坦度小于等于±0.1 dB;在2～4 GHz的频段内,低噪声放大器的噪声系数小于等于0.65 dB,增益大于等于33 dB,增益平坦度小于等于±0.8 dB;尺寸为6.0 mm×4.2 mm。     

Ku波段12 W GaAs pHMET功率MMIC

报道了一款采用0.25μm GaAs功率MMIC工艺研制的Ku波段功率放大器芯片。芯片采用三级放大拓扑结构,末级输出匹配电路按照高效率设计,同时优化前后级推动比控制前级电流。级间采用有耗匹配电路设计,提高大信号状态下的稳定性。在16~18GHz频带范围内漏压8.5V、脉宽1μs、占空比40%的工作条件下线性增益大于25dB;饱和输出功率大于12 W,饱和效率大于32%,功率增益大于21dB,功率增益平坦度小于±0.5dB。芯片尺寸为3.5mm×4.6mm。     

超宽带低温接收机后级低噪声放大器设计

设计了一种用于超宽频低温接收机后级放大的宽带低噪声放大器,并给出了仿真和测试结果。该低噪声放大器采用三个单片级联,并在级间加入了均衡和衰减网络对增益进行修正,使增益平坦度得到很大改善,同时对噪声等指标影响较小。最终实现的低噪声放大器在1～9GHz 频率范围内,常温噪声系数优于2dB,增益大于35dB,平坦度小于3.5dB,输入输出驻波比小于2.5,输出1dB 压缩点功率大于10dBm。     

一款3～6.3 GHz增益可调的低噪声放大器设计

针对无线接收机在对不同信号进行放大时,噪声恶化严重的问题,文中在驱动放大级采用电流复用技术,可以降低系统功耗,同时,在增益变化过程中保证了输入级增益对后级电路噪声的抑制作用,使得增益变化过程中,噪声始终低于1 dB。输入级和输出级阻抗匹配良好,在3 GHz～6.3 GHz的工作频段上可实现系统增益的连续可调范围约30 dB(19.6 dB～49.6 dB),同时通过采用两个控制电压分别控制两级放大电路,在增益变化过程中系统获得了良好的增益平坦度,版图尺寸为0.95×1.53 mm²。在常规工作状态下,系统噪声为0.56±0.02 dB,增益为49.6±0.47 dB,功耗97 mW。在4.5 GHz频率处,系统的OP1dB为10.3 dBm, OIP3达到29 dBm,具有良好的线性度。     

100—400MHz超宽带低噪声放大器ADS仿真设计

设计了一个100—400MHz超宽带低噪声放大器。该放大器采用两级E-PHEMT晶体管（ATF54143）级联结构,每级都用独立电源供电。应用射频电路仿真软件ADS对匹配电路进行优化设计,最后通过原理图一版图联合仿真得到放大器的各项性能参数。在100—400MHz频带内,噪声系数（NF）小于0．3dB,带内增益大于32dB,带内增益平坦度±0．5dB以内,输入输出驻波比小于1．8。仿真结果表明,该设计完全满足性能指标要求。     

Ka波段5W GaAs PHMET功率MMIC

报道了一款采用0.15μm GaAs功率MMIC工艺研制的Ka波段功率放大器芯片。芯片采用四级放大拓扑结构,在29～32GHz频带范围内6V工作条件下线性增益25dB,线性增益平坦度小于±0.75dB;饱和输出功率大于5W,饱和效率大于20%,功率增益大于22dB;1dB压缩点输出功率大于36.5dBm,效率大于18%。     

A monolithic GaAs DC to 2-GHz feedback amplifier

Resistive feedback in low-frequency FET amplifiers is an attractive method of simultaneously attaining gain flatness and excellent input-output VSWR over wide bandwidths. Combined with simple matching circuitry, the feedback approach allows the design of general-purpose utility amplifiers requiring much less chip area than when conventional matching techniques are used. The 1.5- by 1.5-mm chip described in this paper provides 10-dB ± 1-dB gain, excellent input and output VSWR, and saturated output power in excess of + 20 dBm, from below 5 MHz to 2 GHz. The noise figure is approximately 2 dB when biased for minimum noise, with an associated gain of 9 dB.     

微波毫米波宽带单片低噪声放大器

推导了反馈电路理论,利用0.25μmGaAs PHEMT工艺,研制了两种并联反馈单片低噪声放大器。第一种放大器的工作频带为6～18GHz,测得增益G≥21dB,带内增益波动ΔG≤±1.0dB,噪声系数NF典型值为2.0dB,输入驻波VSWRin≤1.5,输出驻波VSWRout≤2.0,1分贝压缩点输出功率P1dB≥11dBm。第二种放大器的工作频带为26～40GHz,测得增益G≥17dB,噪声系数NF约为2.0dB,输入、输出驻波VSWR≤2.5,1分贝压缩点输出功率P1dB≥10dBm。两种电路的测试结果验证了设计的正确性。     

A Monolithic GaAs DC to 2-GHz Feedback Amplifier

Resistive feedback in low-frequency FET amplifiers is an attractive method of simultaneously attaining gain flatness and excellent input-output VSWR over wide bandwidths. Combined with simple matching circnitry, the feedback approach allows the design of general-purpose utility amplifiers requiring much less chip area than when conventional matching techniques are used, The 1.5- by 1.5-mm chip desenbed in this paper provides 10-dB +-1-dB gain, excellent input and output VSWR, and saturated output power in excess of +20 dBm, from below 5 MHz to 2 GHz. The noise figure is approximately 2 dB when biased for minimum noise, with an associated gain of 9 dB.     

Gain control in L-band EDFAs by monitoring backward travelingC-band ASE

A novel and simple technique for gain flatness control is reported for gain shifted, long wavelength band (L-band) erbium-doped fiber amplifiers (EDFAs). Utilization of the backward traveling amplified spontaneous emission (ASE) in the C-band is analyzed with respect to controlling the gain tilt observed in the L-band when the total input power of the EDFA is changed. It is shown that a gain flatness of 0.6 dB/30 nm can be achieved over a dynamic range greater than 10 dB by using the backward traveling ASE power in the C-band as a monitor to adjust the copropagating pump power of the EDFA. The proposed technique eliminates the need to extract the output signals from the monitored ASE signal, demonstrating the suitability and simplicity of the proposed technique for wavelength division multiplexed applications     

4～8GHz宽带单片集成低噪声放大器设计

基于0.15μm GaAs PHEMT工艺设计了一款C波段宽带单片集成低噪声放大器。电路由三级放大器级联而成,三级电路结构均使用电阻自偏压技术来实现单电源供电,它既可保证PHEMT管处于低噪声高增益的工作点,又可将所有元器件集成在单片GaAs衬底上,解决了供电复杂的问题。第三级电路采用了并联负反馈结构,降低了带内低频端...     

S波段脉冲大功率SiC MESFET

采用自主开发的3英寸(75mm)SiC外延技术和SiC MESFET的设计及工艺加工技术,成功地实现了S波段中长脉宽条件下(脉宽300μs,占空比10%),输出功率大于200W,功率增益大于11dB,功率附加效率大于30%的性能样管,脉冲顶降小于0.5dB,实现了大功率输出条件下的较高功率增益和功率附加效率及较小的脉冲顶降,初步显示了SiC功率器件的优势。器件设计采用多胞合成技术,为减小引线电感对功率增益的影响,采用了源引线双边接地技术;为提高器件的工作频率,采用了电子束写栅技术;为提高栅的可靠性,采用了加厚栅金属和国家授权的栅平坦化发明专利技术;同时采用了以金为主体的多层难熔金属化系统,提高了器件的抗电迁徙能力。     

一种带功率检测和自适应偏置的CDMA功率放大器

设计了一款包含功率检测和自适应线性化偏置电路的CDMA功率放大器,功率检测器能根据输入信号的大小来调整功率管的偏置点,大幅提升低功率输出时的效率,从而提升系统整体效率;自适应线性化偏置能有效抑制功率放大器的增益压缩和相位失真,改善其线性度.采用2 μm InGaP/GaAs HBT晶体管工艺成功流片,测试结果表明,与普...     

Jitter considerations in the design of a 10-Gb/s automatic gain control amplifier

The effects of noise on random jitter in multistage broad-band amplifiers are analyzed. Limiting amplifiers are compared to automatic gain control (AGC) amplifiers with different gain profiles. Results are presented for a 10-Gb/s AGC amplifier implemented in an SiGe process with f_T of 45 GHz. Active peaking techniques were used to achieve a maximum gain of 48 dB with 7.8 GHz of bandwidth. The amplifier demonstrates low jitter and less than 0.5 dB of peak-to-peak output amplitude variation over a 50-dB input amplitude range. It consumes 30 mW of power from a 3.3-V supply. The amplifier core occupies 0.1 mm² and requires no external components