一种改进的差分环型振荡器相位噪声模型

在Razavi模型和Weigandt模型的基础上,提出了一种改进的差分环型振荡器相位噪声模型.新模型考虑了环振非线性对相位噪声的影响,从新的角度讨论了相位噪声的三种发生机制和影响,讨论了闪烁噪声的优化方法,得到了新的相位噪声模型,并依此着重分析了对管尺寸和环振级数对相位噪声的影响.最后,分析了低噪声设计的一些原则.采用CSM 0.35μm工艺进行了流片验证,模型与测试结果能够很好地吻合.     

DSRC系统中微波信号源相位噪声分析

在专用短程通信系统中采用M-PSK调制通信方式,以适应多种速率要求.给出了射频信道模型和微波数字锁相本振信号源的相位噪声模型,分析了微波本振信号源相位噪声的影响,仿真给出了相位噪声功率谱密度与系统误码率之间的关系.利用该结果,有助于无线通信系统的设计.     

星载统一测控载波跟踪环相位噪声分析

为了保证测速和测距精度,有效手段之一是在星载统一测控应答机上采用嵌套环路结构的载波跟踪环完成相干载波提取。由于利用了相干本振补偿多普勒频移,必须考虑输入相位噪声对本振相位噪声的影响。为了准确预测环路输出相位噪声性能,对环路中各部件贡献的相位噪声进行了分析。针对不同噪声源,运用信号流图的分析方法建立了对应的环路相位噪声模型,通过仿真计算得到了不同输入信号功率条件下的环路输出相位噪声功率谱,与实际电路的测试结果对比,证明了该环路相位噪声模型的准确性。应用该模型能提高环路设计的准确性和效率。     

GPS接收机载波跟踪环设计与分析

针对GPS接收机载波跟踪环环宽与跟踪的动态性能问题,在分析影响GPS信号动态性能的主要参数热噪声、晶振Allan相位噪声、晶振振动相位噪声和动态应力的基础上,通过对不同阶数的锁相环、锁频环跟踪门限分析与仿真,主要解决了如何设计GPS接收机的载波跟踪环路的带宽,并使系统性能达到最佳的问题,即使用环宽为18 Hz的二阶锁相环辅助环宽为10 Hz的三阶锁频环可以跟踪动态范围小于10 g、100 g/s的高动态信号。     

本振相位噪声对接收机性能的影响

针对工程中本振相位噪声对接收机的影响常难以估量的问题,提出利用等效相位白噪声谱密度进行评估的方法.通过分析相位噪声的产生及其对剩余误码率和动态范围的影响机理,仿真了不同相位噪声对误码率的影响程度.通过仿真结果可知:相位噪声对接收机性能具有重要的影响,工程中应针对不同的应用场合要求合理的相位噪声指标.     

高抗振X波段低相噪频率合成器

介绍了一个X波段频率合成器的设计,该频率合成器通过采用混频锁相环的方式实现,本振锁相环输出8 GHz的信号,作为混频器的本振信号,混频环最终输出信号为8.5~9.0 GHz,输出静态相位噪声为-93 dBc/Hz@1 kHz offset。此外,还研制了一种小型化的隔振器来降低振动对晶振的影响,对环路也采取了相应的减振措施,提高了该合成器在振动下的相位噪声,振动环境下相位噪声为-90 dBc/Hz@1 kHz offset。     

小型抗振晶体振荡器设计

在现代通信系统中,晶体振荡器的振动性能变得越发重要。文中讨论了振动状态下晶体振荡器的相位噪声性能,并通过采用微型减振器,设计了一种小型抗振晶体振荡器,从而提高晶体振荡器在振动状态下的相位噪声性能。测试结果显示,小型抗振晶体振荡器在振动状态下相位噪声达到-147 dBc/Hz@1 kHz,而相位噪声性能的优化可达40 dB。     

基于小型化模块相位噪声的间接测试方法

收发电路模块的本振信号质量对系统的整体性能有重要影响。小型化模块由于尺寸的限制,无法在本振的输出端设置测试端口,因此无法直接在本振的输出端准确地测试相位噪声。提出了一种针对小型化收发电路模块本振信号相位噪声的间接测试方法,该方法需要测试模块的输入/输出信号的功率、相位噪声以及整个收发通路的增益和噪声系数,通过公式计算得到本振信号的相位噪声。采用此方法对小型化收发电路模块进行测试,将得到的相位噪声结果与器件指标进行对比,两者高度一致,从而验证了间接测试方法的正确性和有效性。     

一种低相位噪声CMOS晶体振荡器的设计

运用小信号等效模型和负阻分析法,对晶体振荡器的起振条件进行分析,并用Matlab进行了仿真验证。采用TSMC 0.18μm CMOS工艺,设计了一种基于Pierce三点式振荡器结构的14MHz晶体振荡电路。提出了一种新的幅度控制电路,提高了振荡器相位噪声性能,并降低了功耗。仿真结果表明,振荡器的相位噪声达到-129.5dBc/Hz@1kHz和-143.658dBc/Hz@10kHz,具有优良的低相位噪声特性。     

一种超小型抗振恒温晶振的研制

晶体振荡器是振动敏感器件,通常在振动条件下晶振的相位噪声会恶化。该文分析了抗振恒温晶振(OCXO)的设计方法及影响因素,阐述了振动对晶振相位噪声的影响,并采用微型减振器及低加速度灵敏度晶体谐振器设计了100 MHz超小型抗振恒温晶振。该文研制的100 MHz超小型抗振恒温晶振体积仅为25.4 mm×25.4 mm×15 mm,振动条件下相噪指标最优达到-147 dBc/Hz@1 kHz,达到了预期的研制目标。     

磁带录音技术中噪声问题的探讨

在磁带录音技术中，噪声是一项重要的特性，噪声电平的高低，直接影响声音质量及其效果。本文详细地介绍了噪声的分类及噪声产生的原因。     

40GPIN/TIA光电探测器接收组件的噪声分析

从理论上分析了40GPIN/TIA的各种噪声源,并通过各个噪声源产生噪声的机理,推导出了各种噪声的计算公式,从而可量化探讨探测器组件的噪声.根据仪器性能,采用测试噪声功率测试方法,对光电探测器接收组件的噪声进行了测试,测试结果与理论能很地好吻合.     

开关电源的噪声及其抑制

介绍开关电源的常态噪声和共态噪声产生的原因，以及几种抑制噪声的方法。     

有线数字电视噪声干扰初探

吴江有线数字电视平台于2007年6月建成,并投入试运行,同年8月吴江数字电视整体转换开始,系统正式投入商业运行。结合吴江数字电视的技术维护情况,对引起有线数字电视故障的各种噪声干扰的形成原因进行试探性分析,并提出一些值得借鉴的解决和预防措施。     

A Systematical Approach for Noise in CMOS LNA

A systematic approach is used to analyze the noise in CMOS low noise amplifier(LNA),including channel noise and induced gate noise in MOS devices.A new analytical formula for noise figure is proposed.Based on this formula,the impacts of distributed gate resistance and intrinsic channel resistance on noise performance are discussed.Two kinds of noise optimization approaches are performed and applied to the design of a 5.2GHz CMOS LNA.     

CMOS低噪声放大器中噪声的系统研究方法

采用系统研究方法来分析包括MOS器件的沟道噪声和感应栅噪声在内的CMOS低噪声放大器中的噪声,并提出了一个新的噪声系数解析式.基于此解析式,讨论了分布栅电阻和内部沟道电阻对噪声性能的影响.对噪声性能进行了两种不同的优化,并应用于5.2GHz CMOS低噪声放大器的设计.     

一种新型的红外影像ME噪声去除方法

记忆效应(Memory Effect, ME)噪声是发生在红外光机扫描仪影像中的一种条带噪声。扫描条带中,有明显亮暗突变位置的景物的ME噪声尤其明显,会严重影响影像的目视效果。传统的ME噪声去除方法基于系统脉冲响应函数构建复原滤波器,使用复原滤波器对图像进行复原。该方法的缺点是必须有精确的系统脉冲响应函数。针对传统方法的不足,提出了一种新的ME噪声去除算法。该算法利用影像自身的辐射信息,使用检测模板遍历整景影像以检测ME噪声,对检测到的噪声使用迭代法去除。最终,选取资源一号01星的IRMSS影像进行了试验。结果表明,该方法可以有效去除ME噪声,从而提升图像的辐射质量。     

基于三维噪声模型的非制冷红外焦平面读出电路的分析

基于3D噪声模型对非制冷红外读出电路噪声产生的原因进行分析,重点阐述了三维噪声的理论框架与分析方法,分析各噪声因子的含义以及产生原因,并给出计算方法,对读出电路各种噪声分量的产生进行了深入的分析。并基于此模型对阵列大小为320×240非制冷红外焦平面阵列进行分析,计算出各噪声因子的大小,得出了噪声产生的主要原因,为焦平面阵列性能的提高与评估提供了理论依据。     

模压全息图片的噪声

本文把全息看作信息传递过程，从把信息（图象）加载到作为载波的物光上开始，通过参考光相干接收，并存储在干板上，经电铸，模压转移信息，最后用再现光把信息解调出来，这当中的任何一过程都会受到遇外干扰，它们就形成噪声。本文指出每一过程可能产生的噪声和抑制办法，并重点分析了散斑噪声，干版，模板和ＰＥＴ材料自身的粒散噪声，指出提高全息质量的关键，乃是在保持恰当衍射效率的情况下，提高信噪比的问题。     

静态串扰噪声识别算法

传统的静态串扰噪声识别算法只验证耦合电容和噪声幅值信息,没有考虑噪声宽度对电路逻辑功能的影响,所以给出的结果过于保守,导致设计收敛的时间被延长。文章在传统算法的基础上增加了噪声宽度这一识别指标,克服了以往算法结果过于保守的缺点。实验表明,通过验证噪声幅值和宽度指标,算法准确地识别出对电路逻辑功能产生影响的静态串扰噪声,为IC设计的后端优化提供了准确信息。