共查询到20条相似文献,搜索用时 46 毫秒
1.
2.
3.
4.
《电子技术》1992,19(10):26-29
HP3458A8(1 / 2)位数字式万用表对A/D转换器的性能要求较高,它的自校功能要求A/D转换器分辨率达到8(1/2)位数字,积分线性度达到7(1/2)位数字,数字交流功能要求分辨率在18bit时读数速度为50000次/秒。为此HP3458A中A/D转换器采用改进的多斜率技术,使读数速度、分辨率和积分线性度都有很大提高。分辨率为16bit时的读数速度为100000次/秒。输入跟踪的偏差小于0.1ppm。一、多斜率A/D转换技术 (一)双斜率A/D转换技术双斜率技术是一种较为简单的积分式A/D转换技术。图1所示的是实现双斜率A/D转换的一种简单电路。 相似文献
5.
本文设计了一种可满足视频速度应用的低电压低功耗10位流水线结构的CMOS A/D转换器.该转换器由9个低功耗运算放大器和19个比较器组成,采用1.5位/级共9级流水线结构,级间增益为2并带有数字校正逻辑.为了提高其抗噪声能力及降低二阶谐波失真,该A/D转换器采用了全差分结构.全芯片模拟结果表明,在3V工作电压下,以20MHz的速度对2MHz的输入信号进行采样时,其信噪失调比达到53dB,功率消耗为28.7mW.最后,基于0.6μm CMOS工艺得到该A/D转换器核的芯片面积为1.55mm2. 相似文献
6.
实现新一代智能电网,供电品质需要精确的测量,从而达到节约能源和提高效率。Maxim(美信)公司日前推出在单一芯片中集成了16位8通道同步采样A/D转换器 相似文献
7.
设计了一种用于射频系统的低功耗、中速中精度差分输入逐次逼近型(SAR)A/D转换器。采样完成后采用下极板对接的逻辑算法,10位SAR A/D转换器只需9位DAC即可满足其精度要求。DAC阵列采用分段电容结构,节省了芯片面积。比较器采用前置运算放大器加锁存器的结构,达到了同时兼顾速度和精度的要求。该A/D转换器芯片采用GSMC 0.13 μm 1P7M CMOS工艺制造,其核心电路尺寸为500 μm×360 μm,采用1.2 V的单电源供电。测试结果表明,当采样频率为10 MS/s,输入信号频率为2 MHz时,该SAR A/D转换器达到8.45位的有效精度,总功耗为2.17 mW;当采样频率为5 MS/s,输入信号频率为1 MHz时,该SAR A/D转换器达到8.75位的有效精度,总功耗为2.07 mW。 相似文献
8.
从容 《卫星电视与宽带多媒体》2004,(22):28-29
上期我们简单地了解了调谐器的工作原理,知道了最终从调谐器输出两个相位相差90?的I信号和Q信号。这两个信号同时送到双D/A 转换器,两个D/A转换器分别采样I信号和Q信号,并重组信息,将I信号和Q 信号转换成两组字长6位的数字信号, 送到QPSK解调器进行解调,才能还原成调制前的数据信号。本期就重点阐述 相似文献
9.
本文介绍了一款带8选1MUX的14位2.5GS/s D/A转换器。该转换器采用了“5+9”分段PMOS电流舵结构,偏置电路保证PMOS电流源阵列能够在PVT(温度、电源电压、工艺角)变化的条件下获得较大的输出阻抗。高速8to1 mux电路采用了3级结构,采用恰当的数据选择时序,提高了数据合成的可靠性。D/A转换器输入数据的高5位译码器中加入了DEM功能改善了D/A转换器模拟输出的动态性能。本文所述的带8选1MUX功能的14位2.5GS/s D/A转换器内嵌在一款高性能DDS电路中,流片的实测结果显示在时钟2.5GHz下, MUX和D/A转换器工作正常,输出信号在1GHz带宽范围内,SFDR> 40dB。与目前国际上已发表的非模拟重采样结构的D/A转换器(即没有采用“归零”或“四开关”这些模拟重采样结构)相比,本文介绍的D/A转换器具有较高的时钟频率(2.5GHz)和较好的高频SFDR性能(>40dB, up to 1GHz)。 相似文献
10.
11.
12.
基于0.18 μm CMOS工艺,设计了一种16位600 MS/s电流舵D/A转换器。该D/A转换器为1.8 V/3.3 V双电源供电,采用并行输入、差分电流输出的四分段(5+4+3+4)电流舵结构。采用灵敏放大器型锁存器可以精确锁存数据,避免出现误码;由恒定负载产生电路和互补交叉点调整电路组成的同步与开关驱动电路,降低了负载效应引起的谐波失真,同时减小了输出毛刺;低失真电流开关消除了差分开关对共源节点处寄生电容对D/A转换器动态性能的影响。Spectre仿真验证结果表明,当采样频率为625 MHz,输入信号频率为240 MHz时,该D/A转换器的SFDR为78.5 dBc。 相似文献
13.
介绍了一种采用0.35μm BiCMOS工艺的双路双差分采样保持电路。该电路分辨率为8位,采样率达到250 MSPS。该电路新颖的特点为利用交替工作方式,降低了电路对速度的要求。经过电路模拟仿真,在250 MSPS,输入信号为Vp-p=1 V,电源电压3.3 V时,信噪比(SNR)为55.8 dB,积分线性误差(INL)和微分线性误差(DNL)均小于8位A/D转换器的±0.2 LSB,电源电流为28 mA。样品测试结果:SNR为47.6 dB,INL、DNL小于8位A/D转换器的±0.8 LSB。 相似文献
14.
采用一种更为有效的结构设计,出一种8位和10位A/D转换器系列。10位A/D转换器需用两个4位(8位转换器需用两个3位)半并行比较周期和一个自校准电压估值器。由于比较器和电阻器的数目减少,虽然其速度与常规的半并行转换器相当,功耗和芯片尺寸却更小。 相似文献
15.
设计了一种12位30 MHz 1.8 V流水线结构A/D转换器,该A/D转换器采用相邻级运算放大器共享技术和逐级电容缩减技术,其优点是可以大大减小芯片的功耗和面积.电路采用级联一个高性能前置采样保持单元和五个运放共享的1.5位/级MDAC,并采用栅压自举开关和动态比较器来降低功耗.结果显示,该ADC能够工作在欠采样情况下,有效输入带宽达到50 MHz.在输入频率达到奈奎斯特频率范围内,整个ADC的有效位数始终高于10.4位.电路使用TSMC 0.18 μm 1P6M CMOS工艺,在30 MHz全速采样频率下,电路功耗仅为68 mW. 相似文献
16.
17.
介绍了一种基于0.35μmGeSi-BiCMOS工艺的1GSPS采样/保持电路。该电路采用全差分开环结构,使用局部反馈提高开环缓冲放大器的线性度;采用增益、失调数字校正电路补偿高频输入信号衰减和工艺匹配误差造成的失调。在1GS/s采样率、484.375MHz输入信号频率、3.3V电源电压下进行仿真。结果显示,电路的SFDR达到75.6dB,THD为-74.9dB,功耗87mW。将该采样/保持电路用于一个8位1GSPSA/D转换器。流片测试结果表明,在1GSPS采样率,240.123MHz和5.123MHz输入信号下,8位A/D转换器的SNR为41.39dB和43.19dB。 相似文献
18.
简介: AD9709是模似器件公司生产的一种双通道高速8位CMOS D/A转换器,它是双通道TxDAC引脚兼容系列产品的成员之一,该系列器件可提供8、10、12和14位分辩率.AD9709集成了两个高品质8位TxDAC+总核、一个电压基准和数字接口电路,采用48引脚小型LQFP封装.这种D/A转换器可提供特别的ac和dc性能,同时支持达125MSPS速率. 相似文献
19.
20.
高精度D/A转换器的实际精度往往低于理论上的精度。针对这个长期困扰的难题,在设计16位D/A转换器的过程中,提出了一种熔丝修调技术,即通过修调电流源输出端的电流,有效地减小电流源失配和有限输出阻抗对D/A转换器的DNL和INL的影响,大幅度提高D/A转换器的精度。基于0.18 μm CMOS 工艺的测试结果表明:在采用熔丝修调技术前,该电路的DNL和INL分别为-0.72~9.07 LSB和-5.55~18.1 LSB;在采用熔丝修调技术后,该电路的DNL和INL分别为-3.95~0.70 LSB和1.94~8.06 LSB。当输入信号频率为102 MHz、采样频率为500 MHz时,SFDR达到82.16 dBc,完全满足D/A转换器高精度的要求。 相似文献