2ASK/2FSK信号发生器的FPGA实现

论述了DDS的基本原理,给出了利用FPGA实现基于DDS的2ASK/2FSK信号发生器的设计方法,重点介绍了其原理和电路,最后给出了基于FPGA设计的实验结果。     

基于FPGA的扫频信号源的研究与设计

介绍扫频电路和DDS技术的原理,利用FPGA设计一个以DDS技术为基础的扫频信号源,给出用Verilog语言编程的实现方案和实现电路。并通过采用流水线技术提高了相位累加器的运算速度,通过改进ROM压缩算法以减小存储器的容量,完成了对整个系统的优化设计。运用QuartusⅡ软件仿真验证了程序设计的正确性,最终在硬件电路上实现了该扫频信号源。     

基于FPGA和虚拟仪器的DDS信号发生器设计

将虚拟仪器技术同FPGA技术结合,设计了一个频率可控的DDS任意波形信号发生器。在阐述直接数字频率合成技术的工作原理、电路构成的基础上,分别介绍了上位机虚拟仪器监控面板的功能和结构,以及实现DDS功能的下位机FPGA器件各模块化电路的作用。经过设计和电路测试,输出波形达到了技术要求,工作稳定可靠。     

频率相位可调的信号源设计

提出了一种直接基于DDS芯片AD9851的信号源的设计方法.介绍了DDS模块的设计,并给出了DDS与FPGA接口电路、DDS信号互补输出电路、DDS七阶低通椭圆滤波电路、DDS信号缓冲放大电路、DDS晶振电路.通过FPGA控制DDS并直接向DDS发送频率控制字,产生常见的正弦波、方波,并实现了频率与相位可调.     

直接数字频率合成器在FPGA中的设计与实现

介绍了利用现场可编程逻辑门阵列FPGA实现直接数字频率合成（DDS）的原理、电路结构、优化方法等.重点介绍DDS技术在FPGA中的实现方法,给出了部分VHDL源程序.FPGA采用ALTERA公司的ACEX系列芯片EP1K30TC-144. 采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片,具有高性能、高性价比,电路结构简单等特点.     

基于DDS＋PLL一种快速跳频频率合成电路的设计与实现

通过介绍DDS＋PLL的工作原理,综合利用PLL和DDS的优缺点,提出了扫频源频率合成电路设计方案。主要针对具体电路的设计与实现方法进行详细阐述,给出了相应测试数据,并对相关问题进行了分析。     

基于Verilog的多路相干DDS信号源设计

传统的多路同步信号源常采用单片机搭载多片专用DDS芯片配合实现。该技术实现复杂,且在要求各路同步相干可控时难以实现。本文在介绍了DDS原理的基础上,给出了用Verilog_HDl语言实现相干多路DDS的工作原理、设计思路、电路结构。利用Modelsim仿真验证了该设计的正确性,本设计具有调相方便,相位连续,频率稳定度高等优点。     

低相噪DDS信号产生电路的设计

本文介绍了DDS的基本原理以及DDS芯片AD9852的功能特点.详细介绍了一种基于单片机和DDS的频率源电路的软硬件实现方案.利用单片机AT89C51控制DDS芯片AD9852,产生了一个低相位噪声的信号.在进行软硬件设计过程中,总结出了产生低相噪DDS信号的一些注意事项,对设计低相噪DDS信号产生电路有很大的帮助.     

一种高速时钟电路的设计

本文基于DDS和PLL结合的频率合成方案，利用DDS芯片AD9852和集成锁相环SY89421，论述了一种输出频率为0.1Hz—200MHz的高速时钟电路的设计，就时钟电路硬件设计实现原理和软件编程进行了详细论述。     

基于FPGA实现直接数字频率合成脉冲线性调频信号

通过研究直接数字频率合成(DDS)技术的原理和电路结构,分析基于DDS技术合成脉冲线性调频信号(DDSLFM)的可行性,给出两种DDS相位地址信号产生电路的原理结构。在此基础上分析DDS-LFM系统参数的设置问题,利用FPGA设计实现DDS-LFM系统的硬件电路。最后利用Matlab仿真软件对该系统输出的波形数据进行频谱分析,给出了归一化的幅频特性曲线和时频特性曲线。     

基于FPGA的DDS正弦信号发生器的设计和实现

利用FPGA芯片及D／A转换器,采用直接数字频率合成技术,设计实现了一个频率、相位可控的正弦信号发生器,同时阐述了直接数字频率合成（DDS）技术的工作原理、电路结构,及设计的思路和实现方法。经过设计和电路测试,输出波形达到了技术要求,控制灵活、性能较好,也证明了基于FPGA的DDS设计的可靠性和可行性。     

基于FPGA和DDS的信号源设计

设计一种基于FPGA和直接数字频率合成（DDS）的信号源。介绍DDS的工作原理,采用基于1／4波形的存储器设计技术可提高系统的分辨率和降低FPGA资源的利用率,采用DAC0832作为D／A转换器。该系统设计通过验证,并给出多种验证波形。实践表明,该系统具有运行可靠,设计成本低廉与功能易扩展等特点,具有一定的实用价值。     

基于DDS三分量感应测井信号源系统设计

介绍了直接数字频率合成（DDS）的原理,依据其基本原理设计一款基于PIC单片机控制的DDS信号源,单片机通过SPI总线方式接收来自上位机发来的频率信号,将其存入EEPROM中,并转换为40位频率控制字写入DDS芯片中使其输出所需频率信号。DDS输出的频率信号含有大量杂散信号,经过7阶椭圆滤波器滤除杂散信号得到纯净的频率信号,再经功率放大后输出至后一级大功率放大电路。实验表明该信号源输出频率范围在1Hz～1MHz,准确度可达0.01Hz,满足三分量感应测井的要求。     

基于FPGA和DDS技术的信号发生器设计

分析了DDS技术的基本原理和基本结构,介绍了一种基于FPGA的DDS信号发生器设计方法。以FPGA芯片EP2C35F672C8为核心器件,辅以必要的模拟电路,在Quartus II9.0平台下实现系统设计的综合与仿真。实验测试表明该信号发生器输出的波形具有平滑、稳定度高和相位连续等优点,具有一定的工程实践意义。     

宽带DDS设计与实现

介绍了直接数字合成器(DDS)原理。针对传统DDS工作频率低,瞬时带宽窄,杂散大等缺点,讨论了基于现场可编程门阵列(FPGA)的并行处理技术设计宽带DDS,利用高速数/模转换器(DAC)和大规模现场可编程门阵列(FPGA)实现了宽带DDS模块的设计,在宽带干扰机、宽带雷达信号波型产生器设计等领域具有广泛的应用前景。     

基于CPU和FPGA/CPLD结构设计电子系统

介绍应用CPU和现场可编程逻辑阵列(FPGA)/复杂可编程逻辑器件(CPLD)结合设计电子系统的优势.基于AT89C51单片机系统实现FLEK10K的在线可重配置(ICR),PC机和AT89C51串行通信实现在线升级,PC机下载配置实现在线调试.采用直接数字频率合成(DDS)技术,实现波形发生器.应用电子设计自动化(EDA)技术,以FPGA/CPLD器件为核心,采用FPGA设计的DDS不仅可方便地实现各种比较复杂的调频、调相和调幅功能,而且具有良好的实用性.文中给出了系统的工作原理和设计方法.     

面积优化的正交DDS软核编译器设计与实现

为了使直接数字频率合成器(DDS)的IP设计达到资源和效率的较好平衡,提高此类IP设计的灵活性和重用性,应用泰勒插值方法对ROM进行压缩,设计并实现了一种自动生成正交DDS软核的编译器。文中推导了正交DDS内部信号关键参数设定公式,描述了IP编译器的设计流程,给出了实验结果。     

DDS在SystemView上的仿真设计

本文介绍了直接数字频率合成器（DDS）的工作原理和System View的应用，并使用SystemView建立了DDS的仿真系统，得到了相位截断对DDS的影响的仿真结果，对研究和设计DDS系统有着实际意义。