一种用于76-81 GHz汽车雷达的CMOS毫米波下混频器

设计了一款用于76～81 GHz汽车雷达的CMOS毫米波正交下混频器,该混频器由前置放大、有源正交混频两部分构成。在前置放大器中,采用基于变压器的跨导增强技术改善了增益。在有源正交下混频器中,使用并联电感谐振结合交叉耦合管动态电流注入技术,消除跨导管与开关管之间的寄生电容,降低混频器噪声、提高转换增益。芯片采用55-nm CMOS工艺制造,测试结果表明,该下混频器3dB带宽为5.5 GHz,峰值转换增益4.1 dB,I/Q两路增益失配小于0.16 dB(50Ω负载条件),最小噪声系数19 dB,输入1dB压缩点-6 dBm,直流功耗40 mW,实现了优异的FOM值。     

低中频接收机中高线性度正交混频器设计

本文首先以Gilbert单元为核心,利用折叠结构,设计了一种具有高线性度的CMOS单通道混频器。该混频器的输入射频信号设用了600MHz、输出中频为8MHz。接着本文应用这一混频器设计了低中频接收机中所需的双通道正交混频器。经仿真得到其在3.3V的电源电压下,转换增益为8.4dB,输入1dB压缩点和IIP3分别达到0dBm和10dBm,单边带噪声系数为16.8dB。     

高增益高线性度CMOS偶次谐波混频器设计

设计了一种能应用于GPS接收机的偶次谐波混频器,在RF输入端采用了电流复用电路提高混频器的转换增益和线性度,在LO输入端采用了倍频技术.同时,该拓扑结构还具有低功耗的优点.仿真结果表明:在1.8V电源电压下,RF频率1.575GHz,LO频率0.7895 GHz,LO功率为-5 dBm时,该混频器的转换增益为20.848 dB,三阶交调截至点为-2.297 dBm.表现出了高增益、高线性度的性能.     

一种K波段高增益低噪声折叠式双平衡混频器

基于130 nm RF CMOS工艺,设计了一种适用于K波段的高增益低噪声折叠式下变频混频器。采用折叠式双平衡电路结构,混频器的跨导级和开关级可以在不同的偏置条件下工作,为优化两级的噪声提供了极大的自由度。采用电流复用技术,混频器的转换增益和噪声系数得以显著改善。后仿真结果表明,该混频器在本振功率为-3 dBm时,实现了27.8 dB的转换增益和7.36 dB的噪声系数。在射频信号为24 GHz处的输入1 dB压缩点P1dB为-18.8 dBm,本振端口对射频端口的隔离度大于60.2 dB。该电路工作于1.5 V的电源电压,总直流电流为12 mA,功耗为18 mW。该混频器以适中的功耗获得了极高的整体性能,适用于低功耗、低噪声24 GHz雷达接收机。     

应用于SC-UWB收发机的CMOS射频接收前端电路设计

设计了应用于单载波超宽带（SC-UWB）无线收发机中的CMOS射频接收前端电路. 该前端电路采用直接变频结构,包含一个差分低噪声放大器（LNA）、一个正交混频器和两个中频放大器。其中,LNA采用源级电感负反馈结构.首先给出了该类型LNA中输入匹配带宽关于栅源电容、工作频率及匹配目标值的表达式 然后考虑到栅极片上电感、键合电感及其精度,提出了在增益和功耗约束下的噪声因子优化策略。该LNA利用两级放大级的不同谐振点实现了7.1~8.1GHz频段上的平坦增益,并具有两种增益模式来改善接收机动态范围. 正交混频器采用折叠式双平衡吉尔伯特结构. 该射频前端电路采用TSMC0.18um RF CMOS工艺设计,芯片面积为1.43 mm2. 在高、低增益模式下,测得的最大转换增益分别为42dB和22dB,输入1dB压缩点为-40dBm和-20dBm,S11低于-18dB和-14.5dB,中频3dB带宽大于500MHz. 高增益模式下双边带噪声因子为4.7dB. 整个电路在1.8V供电电压下功耗为65mW。     

基于SiGe HBT工艺的GNSS接收机混频器设计

针对目前国内RFIC发展比较滞后的现状,设计了3款应用于GNSS接收机的基于0.5 μm SiGe HBT工艺的混频器(Ⅰ、Ⅱ、Ⅲ),并采用针对混频器的优良指数FOM(figure-of-merit)对这3个混频器进行结构和综合性能比较.3款混频器的供电电压为3.3 V,本振LO输入功率为-10 dBm,其消耗总电流、转换增益、噪声系数、1 dB增益压缩点依次为:Ⅰ)8.7 mA,15 dB,4.1 dB,-17 dBm;Ⅱ)8.4 mA ,10 dB,4.6 dB,-10 dBm;Ⅲ)5.4 mA,11 dB,4.9 dB,-10 dBm.而3款混频器的FOM分别为-57.8、-56.6、-54.3,表明混频器Ⅲ的综合性能最佳,混频器Ⅱ次之,最后为混频器Ⅰ.     

基于SiGe HBT工艺的GNSS接收机混频器设计

针对目前国内RFIC发展比较滞后的现状,设计了3款应用于GNSS接收机的基于0．5μm SiGe HBT工艺的混频器（Ⅰ、Ⅱ、Ⅲ）,并采用针对混频器的优良指数FOM（figure—of-merit）对这3个混频器进行结构和综合性能比较。3款混频器的供电电压为3-3V,本振LO输入功率为-10dBm,其消耗总电流、转换增益、噪声系数、1dB增益压缩点依次为：Ⅰ）8．7mA,15dB,4．1dB,-17dBm;Ⅱ）8．4mA,10dB,4．6dB,-10dBm;Ⅲ）5．4mA,11dB,4．9dB,-10dBm。而3款混频器的FOM分别为-57．8、-56．6、-54．3,表明混频器Ⅲ的综合性能最佳,混频器Ⅱ次之,最后为混频器Ⅰ。     

一种高线性度CMOS有源混频器的设计

设计了一个用于数字电视ZERO-IF结构接收机射频前端的CMOS下变频混频器。基于对有源混频器的噪声机制及线性度的物理理解,对传统的有源混频器电路采用电流注入技术,实现了增益,噪声和线性度折中。电路采用UMC0.18RFCMOS工艺实现,SSB噪声系数为18dB,1/f噪声拐角频率100kHz。电压转换增益为5dB和8dB两档增益,输入1dB压缩点为0dBm,IIP3为15dBm（5dB增益）,7dBm（8dB增益）。全差分电路在1.8V供电电压下的功耗不到7mW,可以满足数字电视零中频结构射频前端对高线性度、低闪烁噪声和可变增益的要求。     

一种基于130 nm CMOS工艺的K波段混频器

基于130 nm CMOS工艺,设计了工作于K波段的双平衡下变频混频器。在传统吉尔伯特单元基础上采用电流复用注入结构,减小了开关级的偏置电流,提升了开关性能。在开关级源端引入谐振电感,消除了开关共源节点处的寄生电容,抑制了射频信号的泄露,提高了增益,减小了噪声。仿真结果表明,输入射频信号为24 GHz,本振信号为24.5 GHz,本振输入功率为-3 dBm时,该混频器的转换增益为25.8 dB,单边带噪声系数为6.4 dB,输入3阶互调截点为-8.6 dBm。     

一种电流注入式零中频正交混频器

设计了一种用于900MHz RFID阅读器的零中频正交下变频混频器,该混频器采用共跨导级正交结构,并利用电流注入技术减小噪声,在UMC0.18μmCMOS工艺下实现。整个芯片分为三部分,混频器、带隙基准以及缓冲器,总面积为1.1mm2。混频器在1.8V电压下消耗电流3.7mA,带宽范围880～940MHz,增益16.42dB,三阶截点为-4.625dBm,在100kHz处噪声系数为15.2dB。芯片能够达到阅读器的性能要求。