多路并行260MHz直接数字式频率合成器

目前一般采用DDS+DAS或DDS+PLL等混合系统来扩展DDS的输出带宽,但前者实现起来复杂,后者失去了DDS超高速转换的优点,且降低了输出的杂散性能。用多路DDS并行的方法可以有效地克服这些缺点。本文介绍了多路DDS并行的工作原理,并用Q2368设计了四路DDS并行的260MHz直接数字式频率合成器,其输出范围DC～100MHz。     

改善DDS频谱结构的新方法

本文介绍了直接数字频率合成器(DDS)的设计方法,着重分析了DDS的工作原理和各项性能,对DDS输出频谱及多种改善方法作了较详细的理论分析和模拟仿真。重点研究、仿真并用FPGA实现了随机抖动抑制频谱杂散法。     

基于FPGA的DDS设计

利用现场可编程门阵列(FPGA)设计并实现直接数字频率合成器(DDS).结合DDS的结构和原理,给出系统设计方法,并推导得到参考频率与输出频率闻的关系.DDS具有高稳定度,高分辨率和高转换速度,同时利用Altera公司FPGA内的Nios软核设置和显示输出频率,方便且集成度高.     

基于DDS激励PLL宽带低杂散频率合成器

在微波频段,为了实现小步进、低相噪的宽带频率合成器,常采用直接数字合成(DDS)激励锁相环(PLL)的方式,但要同时实现低杂散(特别是近端杂散)则相对困难。本文基于 DDS 低杂散技术进行了研究,并介绍一种改进的基于 DDS激励 PLL技术实现的宽带频率合成器,可有效改善杂散抑制指标。设计所得到频率合成器频率范围为4 GHz~8 GHz,步进为100 kHz,杂散抑制指标可以满足全频段≤-70 dBc。     

微波宽带数字频率合成器设计

文章主要介绍了一种微波宽带数字频率合成器设计,该频率合成器采用FPGA控制的直接数字频率合成器(DDS)驱动锁相环(PLL)技术来实现低噪声、低杂散、高分辨率、快捷变频的性能,在宽频段接收机中有着广泛的应用。     

一种改进超四算法的DDS设计

为了提升直接数字频率合成器(Direct Digital Synthesizer,DDS)的性能,针对DDS的相幅转换器进行了改进。基于坐标旋转数字计算算法(Coordinate Rotation Digital Computer Algorithm,CORDIC),利用三角函数角度近似的性质和相位寻址位与旋转角度的转换关系对超四算法改进,得到了仅需一次单向旋转的改进算法,并给出了该算法实现的电路结构。通过Matlab仿真分析,该电路无杂散动态范围值可以达到-119. 1 dBc,输出误差小于1. 05×10-5。基于Xilinx的FPGA平台进行仿真实验,结果表明该电路结构的输出延时不超过21 ns,相比其他类型的CORDIC算法提升了近48!的速度,同时面积资源也明显减少。该设计可以为雷达、通信等系统优化提供新的思路。     

DDS的杂散分析及降低杂散的方法

对直接数字频率合成器(DDS)的相位截断杂散、幅度量化杂散及非线性杂散的频谱特征和分布规律进行了定性分析,得到相位截断是DDS输出频谱杂散的主要来源.利用得到的结论提出了合理选择时钟频率的方法,用于抑制DDS输出信号中的相位截断杂散,然后探讨了DDS级联设计的方法,用于降低系统设计中DDS输出信号的杂散,最后进行了计算机仿真,证实了本文方法的可行性.     

基于AD9910的多通道信号发生器

基于直接数字频率合成(DDS)技术,采用现场可编程门阵列(FPGA),通过对DDS芯片AD9910的控制,实现多通道信号发生器的设计。所设计的信号发生器具有高频率精度、低杂散、捷变频的特点,并可编程调整输出频率值以及多路输出信号之间的相位值。实测结果表明,本文所研究的方法和研制的系统是可行、有效的,具有广阔的应用前景。     

DDS杂散抑制技术的研究与实现

杂散特性是影响直接数字频率合成器(DDS)应用和发展的主要因素之一.对理想DDS杂散的特性进行了分析,在此基础上给出了DDS杂散的来源,详细讨论了延时叠加、相位扰动等抑制杂散的方法.并采用相位扰动和延时叠加相结合的方法在FPGA上完成了DDS的设计,得到了理想的正弦波形,其波形平滑,频谱纯正,抑制效果良好.     

基于DDS的低杂散捷变频合成器设计

为了对抗有源干扰,雷达系统要求频率合成器具有频率捷变功能;同时要求其杂散抑制越高越好,特别是在输出信号带宽较宽的情况下更是如此。受体积和成本的限制,目前的捷变频频率合成器广泛采用基于直接数字合成（DDS）技术的变频方法。本文基于低杂散,对采用DDS的捷变频频率合成器技术进行了研究,并介绍一种采用时钟频率高达3．2GHz的新型DDS集成电路的低杂散捷变频频率合成器的设计与实现方法,设计得到的捷变频频率合成器带宽为250MHz,其杂散抑制指标可满足全频段优于-65dBc。     

一种用于认知无线电的快速频率合成器设计

为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术,采用了直接数字式频率合成器(DDS)驱动锁相环(PLL)的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHz的宽带频率合成器,实验结果表明该频率合成器扫描模式Δf=1 MHz锁定时间不超过20μs,跳频模式Δf=50 MHz的定时间不超过30μs,近端杂散抑制度优于-50 dBc。     

基于RNS的低复杂度DDS的设计与实现

传统直接数字频率合成器(DDS)较好的输出波形性能需要较大的硬件规模来实现。针对此问题,提出了一种基于余数系统(RNS)的DDS设计方法及硬件实现结构。该方法将截短后的相位进行余数化,实现样点存储空间压缩,并提高运行速度。基于ASIC的实现结果表明,该DDS在相同输出波形性能,特别是高性能输出波形情况下,能大幅度压缩存储空间;在归一化频率分辨率为1/2³²、查找表量化位宽为16位、输出波形无杂散动态范围(SFDR)为108 dB时,2通道余数化DDS的面积仅为相同条件下传统DDS的6%,其时延也优于传统DDS。     

时钟3.2GHz直接数字频率合成器的研制

阐述了时钟频率高达3.2 GHz的新型直接数字频率合成器的设计方案,由该方案设计的直接数字频率合成器最高输出频率可达1 500 MHz,并且可以产生线性调频、脉冲步进、调频步进等多种调制信号.通过对该直接数字频率合成器与DDS芯片AD9858进行相位噪声以及杂散进行对比分析,时钟为3.2 GHz的直接数字频率合成器不仅输出带宽得以扩展,其相位噪声在所测试点比AD9858要优10 dB,窄带杂散也较AD9858有很大提高.     

多通道频率合成器应用得益于精密频率合成技术

直接数字频率合成(DDS)在过去十年受到了频率合成器设计工程师极大的欢迎。首先被认为是一种具有低相位噪声和优良杂散性能的灵活的频率源,基于DDS的频率合成器在许多应用中能比基于锁相环(PLL)频率合成器有显著的优势。这些优势包括亚赫兹频率控制分辨率,相位失调和输出幅度控制,     

基于FPGA的直接数字频率合成器的实现

由于直接数字频率合成器(DDS)具有其它频率合成器无法比拟的优势而受到青睐。介绍了DDS的基本原理和特点，以及利用现场可编程门阵列(FPGA)实现DDS的过程，给出了基于MATLAB仿真语言的波形仿真结果，利用FPGA器件设计DDS，大大地简化了电路设计过程，缩短了调试时间，提高了可靠性，FPGA的可编程性为修改、添加和优化DDS的功能提供了方便。     

DDS输出频谱杂散的抑制

本文简要说明了直接数字频率合成器原理，分析了DDS输出频谱杂散的误差来源，介绍了抖动注入法、正弦查找表的幅度压缩方法和DAC平衡法等DDS频谱杂散抑制方法，详细阐述有关原理和具体实现方法。     

宽带DDS设计与实现

介绍了直接数字合成器(DDS)原理。针对传统DDS工作频率低,瞬时带宽窄,杂散大等缺点,讨论了基于现场可编程门阵列(FPGA)的并行处理技术设计宽带DDS,利用高速数/模转换器(DAC)和大规模现场可编程门阵列(FPGA)实现了宽带DDS模块的设计,在宽带干扰机、宽带雷达信号波型产生器设计等领域具有广泛的应用前景。     

基于环内混频宽带细步进频综的设计与实现

基于DDS+PPL环内混频结构,设计了一款频率覆盖范围为4698MHz~8278MHz的宽带频率合成器,实现了1Hz的频率步进,≤-100dBc/Hz@1KHz的相噪;通过引入1:1锁相改善了DDS的输出杂散,实现了全频段65dBc的杂散抑制。论证了综合运用DDS和环内混频技术可提高频率合成器的综合性能,具有良好的应用前景。     

应用于移动通信的DDS频率合成器

随着数字技术的发展 ,近十几年来 ,直接数字频率合成 ( DDS)技术发展很快 ,已发展成为主要的频率合成技术之一。现代许多频率合成器在设计中采用了 DDS和 PLL的混合式频率合成技术 ,可以将 DDS的高分辨率及快速转换时间特性与 PLL的输出功率高、寄生噪声和杂散低的特点有机地结合起来。文中研究了应用于正交频分复用 ( OFDM)通信系统的 DDS+ PPL混合式频率合成器设计 ,给出了系统方案、电路实现及测试结果 ,输出信号功率为 -5 d Bm,带内相位噪声可以达到 -76d Bc/Hz@1 k Hz,频率分辨率为 1 Hz,跳频速度可以达到 1 0 4 跳 /秒的数量级 ,实验表明其性能指标满足 OFDM通信系统的要求。     

多通道频率合成器应用得益于精密频率合成技术

引言直接数字频率合成(DDS)在过去十年受到了频率合成器设计工程师极大的欢迎。首先被认为是一种具有低相位噪声和优良杂散噪声性能的灵活的频率源,基于DDS的频率合成器在许多应用中能比基于锁相环(PLL)的频率合成器有显著的优势。这些优势包括亚赫兹频率控制分辨率、相位失调和输出幅度控制,以及无需基于PLL频率合成器设计所需要的外部元件。另外,作为一个基于数字的波形发生器,其频率、相位和幅度的改变可以通过一个简单的可编程端口来实现。这种能力允许DDS技术用于多种民用和军事应用中,包括那些要求复杂的多通道同步的应用,例如,…