采用耗尽型作负载的高性能N型沟道MOS大规模集成电路

采用耗尽型MOS场效应晶体管(MOSFET)作为负载元件的含意已有认识,且提出了某些器件结构。然而在一个片子上同时制作增强型及耗尽型两种MOSFET是难行的。本文描述采用N型沟道增强型及耗尽型MOSFET的新颖的高速集成电路。集成电路的剖面图示于图1。增强型MOSFET具有一覆盖在热生长二氧化硅的三氧化二铝层来作为栅绝缘物。其阈值电压可由改变二氧化硅与三氧化二铝层的厚度比(SiO_2/Al_2O_3)来控制,直到+1伏、+5伏电源电压均能工作时,这些增强型MOSFET的电     

横向增强型双侧栅结构GaN JFET优化设计

提出了一种新型横向双侧栅结构的GaN JFET,并通过SILVACO软件对器件的沟道宽度、沟道电子浓度和p-GaN空穴浓度进行了优化,得到了阈值电压和输出电流与器件参数之间的变化规律,通过参数优化得到了增强型GaN JFET的结构参数条件。随后对设计的横向双侧栅结构增强型GaN JFET器件进行了击穿特性研究,发现当沟道长度短至0.5μm时,会出现严重的短沟道效应;当沟道长度大于1μm后,器件击穿电压由栅极与漏极间寄生PN结反向击穿决定,与沟道长度无关;采用RESURF (Reduced surface field)终端结构可以显著提升器件击穿电压,优化后的增强型GaN JFET器件击穿电压超过1 200 V。此外,采用p型GaN缓冲层替代n型GaN缓冲层,能够有效提高器件的栅控能力。     

PDSOI nMOSFETs关态击穿特性

分别采用不同的背栅沟道注入剂量制成了部分耗尽绝缘体上硅浮体和H型栅体接触n型沟道器件.对这些器件的关态击穿特性进行了研究.当背栅沟道注入剂量从1.0×1013增加到1.3×1013cm-2,浮体n型沟道器件关态击穿电压由5.2升高到6.7V,而H型栅体接触n型沟道器件关态击穿电压从11.9降低到9V.通过测量寄生双极晶体管静态增益和漏体pn结击穿电压,对部分耗尽绝缘体上硅浮体和H型栅体接触n型沟道器件的击穿特性进行了定性解释和分析.     

PDSOI nMOSFETs关态击穿特性

分别采用不同的背栅沟道注入剂量制成了部分耗尽绝缘体上硅浮体和H型栅体接触n型沟道器件.对这些器件的关态击穿特性进行了研究.当背栅沟道注入剂量从1.0×1013增加到1.3×1013cm-2,浮体n型沟道器件关态击穿电压由5.2升高到6.7V,而H型栅体接触n型沟道器件关态击穿电压从11.9降低到9V.通过测量寄生双极晶体管静态增益和漏体pn结击穿电压,对部分耗尽绝缘体上硅浮体和H型栅体接触n型沟道器件的击穿特性进行了定性解释和分析.     

一种P-GaN栅结合混合帽层结构的HEMT器件

为了进一步提升P-GaN栅HEMT器件的阈值电压和击穿电压,提出了一种具有P-GaN栅结合混合掺杂帽层结构的氮化镓高电子迁移率晶体管(HEMT)。新器件利用混合掺杂帽层结构,调节整体极化效应,可以进一步耗尽混合帽层下方沟道区域的二维电子气,提升阈值电压。在反向阻断状态下,混合帽层可以调节栅极右侧电场分布,改善栅边电场集中现象,提高器件的击穿电压。利用Sentaurus TCAD进行仿真,对比普通P-GaN栅增强型器件,结果显示,新型结构器件击穿电压由593 V提升至733 V,增幅达24%,阈值电压由0.509 V提升至1.323 V。     

一种积累型槽栅超势垒二极管

提出了一种积累型槽栅超势垒二极管,该二极管采用N型积累型MOSFET,通过MOSFET的体效应作用降低二极管势垒。当外加很小的正向电压时,在N+区下方以及栅氧化层和N-区界面处形成电子积累的薄层,形成电子电流,进一步降低二极管正向压降;随着外加电压增大,P+区、N-外延区和N+衬底构成的PIN二极管开启,提供大电流。反向阻断时,MOSFET截止,PN结快速耗尽,利用反偏PN结来承担反向耐压。N型积累型MOSFET沟道长度由N+区和N外延区间的N-区长度决定。仿真结果表明,在相同外延层厚度和浓度下,该结构器件的开启电压约为0.23 V,远低于普通PIN二极管的开启电压,较肖特基二极管的开启电压降低约30%,泄漏电流比肖特基二极管小近50倍。     

采用硅平面工艺制造垂直沟道结型场效应晶体管

采用自对准和掺杂多晶硅技术制造出了一种具有新结构的垂直沟道结型场效应晶体管。因为很多沟道容易集成在单片上,这种结构适用于大功率器件。它也适用于高频器件,因为对于高频工作的两个根本的条件,即足够低的栅电阻和小的沟道长度能很容易地实现。这种器件显示出类似三极管的电流-电压特性,它由沟道杂质浓度和栅极扩散的分布所决定。为音频放大器设计的 n 型沟道,4毫米×4毫米、5520个沟道的功率场效应晶体管的典型特性是:电压放大系数为5;源-栅击穿电压为60伏;漏-栅击穿电压为200伏;在 V_(DS)=7伏时 I_(DSS)=4安。     

SiO2/4H-SiC界面氮化退火

通过1 300℃高温干氧热氧化法在n型4H-SiC外延片上生长了厚度为60 nm的SiO2栅氧化层.为了开发适合于生长低界面态密度和高沟道载流子迁移率的SiC MOSFET器件产品的栅极氧化层退火条件,研究了不同退火条件下的SiO2/SiC界面电学特性参数.制作了MOS电容和横向MOSFET器件,通过表征SiO2栅氧化层C-V特性和MOSFET器件I-V特性,提取平带电压、C-V磁滞电压、SiO2/SiC界面态密度和载流子沟道迁移率等电学参数.实验结果表明,干氧氧化形成SiO2栅氧化层后,在1 300℃通入N2退火30 min,随后在相同温度下进行NO退火120 min,为最佳栅极氧化层退火条件,此时,SiO2/SiC界面态密度能够降低至2.07×1012 cm-2·eV-1@0.2 eV,SiC MOSFET沟道载流子迁移率达到17 cm2·V-1·s-1.     

沟道热载流子导致的PDSOI NMOSFET's击穿特性

对热载流子导致的SIMOX衬底上的部分耗尽SOI NMOSFET's 的栅氧化层击穿进行了系统研究．对三种典型的热载流子应力条件造成的器件退化进行实验．根据实验结果,研究了沟道热载流子对于SOI NMOSFET's前沟特性的影响．提出了预见器件寿命的幂函数关系,该关系式可以进行外推．实验结果表明,NMOSFET's 的退化是由热空穴从漏端注入氧化层,且在靠近漏端被俘获造成的,尽管电子的俘获可以加速NMOSFET's的击穿．一个Si原子附近的两个Si—O键同时断裂,导致栅氧化层的破坏性击穿．提出了沟道热载流子导致氧化层击穿的新物理机制．     

沟道热载流子导致的 PDSOI NMOSFET's击穿特性

对热载流子导致的 SIMOX衬底上的部分耗尽 SOI NMOSFET's的栅氧化层击穿进行了系统研究 .对三种典型的热载流子应力条件造成的器件退化进行实验 .根据实验结果 ,研究了沟道热载流子对于 SOI NMOSFET's前沟特性的影响 .提出了预见器件寿命的幂函数关系 ,该关系式可以进行外推 .实验结果表明 ,NMOSFET's的退化是由热空穴从漏端注入氧化层 ,且在靠近漏端被俘获造成的 ,尽管电子的俘获可以加速 NMOSFET's的击穿 .一个 Si原子附近的两个 Si— O键同时断裂 ,导致栅氧化层的破坏性击穿 .提出了沟道热载流子导致氧化层击穿的新物理机制     

薄栅氧化层斜坡电压TDDB击穿参数的研究

随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路的可靠性的作用越来越重要。经时绝缘击穿（TDDB）是评价薄栅氧化层质量的重要方法。本次实验主要是通过斜坡电压实验来研究薄栅氧化层的TDDB,测出斜坡电压时氧化层的击穿电压、击穿电荷以及击穿时间,研究了斜坡电压情况下,栅氧化层击穿电荷、击穿电压和外加电压斜率等击穿参数间的依赖关系。     

500V增强型与耗尽型集成VDMOS器件设计

增强型与耗尽型集成VDMOS器件是LED驱动电路中一种高效、低成本的功率器件。其设计制造要解决的主要问题是两种VDMOS器件工艺的集成问题和两种器件之间的隔离问题。提出一种隔离良好、芯片面积较小的增强型与耗尽型集成VDMOS设计和制造方法,耗尽管位于增强管里面比耗尽管位于增强管外面时耗尽管芯片面积减小74%。测试结果表明500 V增强型VDMOS击穿电压BVDSS平均值为550 V,耗尽型VDMOS击穿电压BVDSX平均值为540 V,增强型VDMOS平均阈值电压VTH为3.2 V,耗尽型VDMOS平均阈值电压VP为-3.7 V,两种管子总良率在94%以上,达到预期的设计目的,并成功应用于LED等产品中。     

声电输运器件的沟道特性研究

为实现砷化镓声电输运,必须在外延层中建立电子输运沟道.本文对金属-n型外延层-半绝缘衬底结构的输运沟道给出耗尽分析的解析表达式,分析了外延层厚度、掺杂浓度、偏置电压等参数对输运沟道耗尽特性的影响,以及器件表面存在氧化层时对器件工作特性的影响.     

一种200V/100A VDMOS器件开发

分析了功率MOSFET最大额定电流与导通电阻的关系,讨论了平面型中压大电流VDMOS器件设计中导通电阻、面积和开关损耗的折衷考虑,提出了圆弧形沟道布局以增大沟道宽度,以及栅氧下部分非沟道区域采用局域氧化技术以减小栅电容的方法,并据此设计了一种元胞结构。详细论述了器件制造过程中的关键工艺环节,包括栅氧化、光刻套准、多晶硅刻蚀、P阱推进等。流水所得VDMOS实测结果表明,该器件反向击穿特性良好,栅氧耐压达到本征击穿,阈值电压2.8V,导通电阻仅25mΩ,器件综合性能良好。     

快捷拓展业界领先的BGA封装产品

快捷半导体公司扩展了其新型BGA(球形栅阵列)、封装MOSFET产品系列,共推出了十一种新型MOSFET,它们的性能-占位面积比在业界领先。这些产品包括单器件和共漏极双器件,均有N沟道和P沟道两种类型。 这些新器件的击穿电压在20V至30V之间,最大RDS(on) 在75毫欧至2.9毫欧之间,门驱动电压仅有2.5V。P沟道单器件可用于各种负载管理产品,而N沟道单MOSFET最适合DC/DC转换器及负载管理产品使用。     

用于智能功率集成电路的PTG-LDMOST

提出一种用于智能功率集成电路的基于绝缘体上硅(SOI)的部分槽栅横向双扩散MOS晶体管(PTG-LDMOST)。PTG-LDMOST由传统的平面沟道变为垂直沟道,提高了器件击穿电压与导通电阻之间的折衷。垂直沟道将开态电流由器件的表面引向体内降低了导通电阻,而且关态的时候耗尽的JFET区参与耐压,提高单位漂移区长度击穿电压。仿真结果表明:对于相同的10微米漂移区长度,新结构的击穿电压从常规结构的111V增大到192V,增长率为73%。     

一种100V分离栅沟槽MOSFET的优化设计北大核心CSCD

把多个侧壁阶梯氧化层应用于分离栅沟槽MOSFET(Split-Gate Trench MOSFET,SGT结构),并把改进的结构称为多阶梯侧壁氧化层分离栅沟槽MOSFET(Multi-Step Sidewall Oxides Split-Gate Trench MOSFET,MSO结构),之后介绍了MSO结构的器件结构和制备工艺,重点借助TCAD仿真软件对MSO结构的外延层掺杂浓度、顶部侧氧厚度与底部侧氧厚度进行优化,最终仿真得到击穿电压为126V,特征导通电阻为30.76mΩ·mm^2和特征栅漏电荷为0.351nC·mm^(-2)的MSO结构.在近似相等的击穿电压下,与传统SGT结构相比,MSO结构的特征导通电阻及特征栅漏电荷均有所降低,这两项参数综合反映器件的优值(FOM=Qgd,sp×RonA)降低了39.6%.     

复合沟道氟离子增强型AlGaN/GaN HEMT的研究

提出一种复合沟道氟离子(F-)增强型AlGaN/GaN HEMT(Hybrid-channel enhancement-mode AlGaN/GaN HEMT,HCE-HEMT)新结构。该结构引入高、低浓度F-复合沟道,其中高浓度F-注入区位于沟道靠近源漏两端以调制阈值电压,获得增强型器件;低浓度F-区位于沟道中部以调制肖特基栅电极的正向开启电压,增加器件承受的栅电压摆幅,但它对其下方二维电子气的耗尽作用很弱。同时,高浓度区只占栅长的40%,减轻高浓度F-对沟道的影响,提升器件的电流能力。利用Sentaurus软件仿真,结果显示,与传统F-增强型AlGaN/GaN HEMT相比,HCE-HEMT载流能力提高了40.3%,比导通电阻下降了23.3%,同时反向耐压仅下降了5.3%。     

基于HfO2栅介质的Ga2O3 MOSFET器件研制

采用金属有机化学气相沉积(MOCVD)方法在(010) Fe掺杂半绝缘Ga2O3同质衬底上外延得到n型β-Ga2O3薄膜材料,材料结构包括400 nm的非故意掺杂Ga2O3缓冲层和40 nm的Si掺杂Ga2O3沟道层.基于掺杂浓度为2.0×1018 cm-3的n型β-Ga2O3薄膜材料,采用原子层沉积的25 nm的HfO2作为栅下绝缘介质层,研制出Ga2O3金属氧化物半导体场效应晶体管(MOSFET).器件展示出良好的电学特性,在栅偏压为8V时,漏源饱和电流密度达到42 mA/mm,器件的峰值跨导约为3.8 mS/mm,漏源电流开关比达到108.此外,器件的三端关态击穿电压为113 V.采用场板结构并结合n型Ga2O3沟道层结构优化设计能进一步提升器件饱和电流和击穿电压等电学特性.     

高温氧化对SiC MOS器件栅氧可靠性的影响

SiC金属氧化物半导体(MOS)器件中SiO2栅氧化层的可靠性直接影响器件的功能.为了开发高可靠性的栅氧化层,将n型4H-SiC (0001)外延片分别在1 200,1 250,1 350,1 450和1 550℃5种温度下进行高温干氧氧化实验来制备SiO2栅氧化层.在室温下,对SiC MOS电容样品的栅氧化层进行零时击穿(TZDB)和与时间有关的击穿(TDDB)测试,并对不同干氧氧化温度处理下的栅氧化层样品分别进行了可靠性分析.结果发现,在1 250℃下进行高温干氧氧化时所得的击穿场强和击穿电荷最大,分别为11.21 MV/cm和5.5×10-4 C/cm2,势垒高度(2.43 eV)最接近理论值.当温度高于1 250℃时生成的SiO2栅氧化层的可靠性随之降低.