SiGe PMOSFET性能模拟

由于受热力学基本定律的限制 ,Si集成电路技术的发展已经日益接近极限 ,而 Si Ge材料的引入使得占据小于 1GHz频段的 Si产品可以进一步覆盖 2～ 30 GHz的 RF和无线通信市场。根据前人的材料研究工作 ,在普通 Si器件性能模拟的基础上 ,进一步研究长沟应变 Si Ge器件的模拟 ,引入了插值所得的近似因子以修正 silvaco中隐含的 Si Ge能带模型和迁移率参数。然后依据修正后的模型对 Si Ge PMOS进行更为精确的二维模拟     

B在SiGe中的应变补偿作用

用超高真空化学气相淀积方法生长出不同硼(B)掺杂浓度的应变SiGe合金材料,研究了B对SiGe合金的应变补偿作用.结果表明,B的掺入使SiGe的应变减小,B对Ge的应变补偿率为7.3,即平均掺入1个B原子可以补偿7.3个Ge原子引起的应变.同时获得B的晶格收缩系数为6.23×10-24cm3/atom.     

B在SiGe中的应变补偿作用

用超高真空化学气相淀积方法生长出不同硼(B)掺杂浓度的应变SiGe合金材料,研究了B对SiGe合金的应变补偿作用.结果表明,B的掺入使SiGe的应变减小,B对Ge的应变补偿率为7.3,即平均掺入1个B原子可以补偿7.3个Ge原子引起的应变.同时获得B的晶格收缩系数为6.23×10-24cm3/atom.     

B在SiGe中的应变补偿作用

用超高真空化学气相淀积方法生长出不同硼(B)掺杂浓度的应变SiGe合金材料，研究了B对SiGe合金的应变补偿作用. 结果表明，B的掺入使SiGe的应变减小，B对Ge的应变补偿率为7.3，即平均掺入1个B原子可以补偿7.3个Ge原子引起的应变. 同时获得B的晶格收缩系数为6.23e-24cm3/atom.     

应变Si沟道异质结NMOS晶体管

通过参数调整和工艺简化,制备了应变Si沟道的SiGe NMOS晶体管.该器件利用弛豫SiGe缓冲层上的应变Si层作为导电沟道,相比于体Si器件在1V栅压下电子迁移率最大可提高48.5%.     

应变Si沟道异质结NMOS晶体管

通过参数调整和工艺简化,制备了应变Si沟道的SiGe NMOS晶体管.该器件利用弛豫SiGe缓冲层上的应变Si层作为导电沟道,相比于体Si器件在1V栅压下电子迁移率最大可提高48.5%.     

SiGe技术、器件及其应用

SiGe技术和SOI技术将是21世纪硅集成的重要技术,它们相互补充,改善晶体管的速度 和性能。本文介绍了SiGe技术、器件和应用。     

大跨导n型Si／SiGe调制掺杂场效应晶体管

报道了第一支0．25um栅长n型Si/SiGe调制掺杂场效应晶体管的制作和器件特性结果，器件用于超高真空／化学汽相淀积（UHV／CVD）制作的器件，在300K（77K）下，应变Si沟道的迁移率和电子薄层载流子的深度为1500（9500）cm2/V.s和2．5×10^12(1.5*10^10)cm^-2，器件电流和跨导分别为325mA/mm和600mS/mm，这些值远优于Si MESFET，它们可与所获得的GaAs/Al-GaAs调制掺杂晶体管的结果相媲美。     

Low leakage and high performance of nMOSFET using SiGe layer as a diffusion barrier

As a boron diffusion barrier, a 20 nm-thick Si_0.8Ge_0.2 layer was successfully utilized in n-channel MOSFETs for implementing a retrograded well structure. Compared with the conventional Si CMOS process, the developed n-channel MOSFET process provides an enhanced transconductance (7%) and lower sub-threshold swing which is nearly unchanged even at an increased drain-source voltage. Especially, because sub-threshold leakage current is one of the key issues in the MOS device scaling due to reduced threshold voltage, the usage of a Si_0.8Ge_0.2 layer in n-channel MOSFET was verified to be useful for low power and high performance even under aggressive scaling constraints.     

SiGe MOS器件SiO_2栅介质低温制备技术研究

为了获得电学性能良好的 Si Ge PMOS Si O2 栅介质薄膜 ,采用等离子体增强化学汽相淀积 (PECVD)工艺 ,对低温 30 0°C下薄膜制备技术进行了研究。实验表明 ,采用适当高温、短时间对PECVD薄膜退火有助于降低薄膜中正电荷密度和界面态密度。该技术用于 Si Ge PMOS研制 ,在30 0 K常温和 77K低温下 ,其跨导分别达到 45m S/mm和 92 .5m S/mm(W/L=2 0 μm/2 μm)     

Si/SiGe PMOS器件的模拟优化设计与样品研制

通过理论分析与计算机模拟 ,给出了以提高跨导为目标的 Si/ Si Ge PMOSFET优化设计方法 ,包括栅材料的选择、沟道层中 Ge组分及其分布曲线的确定、栅氧化层及 Si盖帽层厚度的优化和阈值电压的调节 ,基于此已研制出 Si/ Si Ge PMOSFET器件样品 .测试结果表明 ,当沟道长度为 2μm时 ,Si/ Si Ge PMOS器件的跨导为 45 m S/ mm(30 0 K)和 92 m S/ mm (77K) ,而相同结构的全硅器件跨导则为 33m S/ mm (30 0 K)和 39m S/ m m (77K) .     

SOI结构P型SiGe沟道混合模式晶体管器件模型研究

在带有应变SiGe沟道的SOIMOSFET结构中 ,把栅和衬底相连构成了新型的混合模式晶体管 (SiGeSOIBMHMT) .在SIVACO软件的器件数值模拟基础上 ,对这种结构的P型沟道管工作过程作了分析 ,并建立了数学模型 .提出在低电压 (小于 0 7V)下 ,衬底电极的作用可近似等效成栅 ,然后依据电荷增量 (非平衡过剩载流子 )的方法 ,推导出该结构的I V特性方程 .该方程的计算结果与器件模拟结果相一致.     

SiGe器件及其研究综述

阐述了ＳｉＧｅ器件的主要研究方向以及国内外对ＳｉＧｅ材料和器件的研究情况,并对ＳｉＧｅ器件与Ｓｉ器件和ＧａＡｓ器件的发展前景进行了比较。     

Laser annealing of SiGe and Ge based devices

The integration of laser annealing in SiGe and Ge based MOS devices is investigated by means of numerical simulations. Our simulation code is based on two modules: the former simulates the interaction between the laser light and the transistor structure to estimate the heating, the latter simulates heat diffusion, phase changes and material redistribution under irradiation. The model is calibrated in the case of different atomic species (namely Si, Ge and common dopant impurities), considering the thermal properties of the materials and the impurity depending diffusivity in the solid, liquid and interfacial region. We present several simulation results obtained by varying materials, implanted impurity profiles and geometry of the CMOS-like structures. With the support of the simulation results we discuss the possible perspectives of the excimer laser annealing application to the fabrication of post-Si CMOS devices. In particular, we show that by using Ge and SiGe materials the process window for a melting process is larger with respect to the case of traditional Si based devices.     

一种采用BiCMOS工艺的SiGe HBT基区生长方法

为抑制SiGeHBT基区生长过程中岛状物生成,降低位错密度,基于渐变温度控制方法和图形外延技术,结合BiCMOS工艺,研发了在Si衬底上制备高质量Si1-xGex基区的外延生长方法。通过原子力显微镜(AFM)、扫描电子显微镜(SEM)、X射线双晶衍射(XRD)测试,显示所生长的Si1,Gex基区表面粗糙度为0.45nm,穿透位错密度是0.3×103～1.2×103cm-2。,在窗口边界与基区表面未发现位错堆积与岛状物。结果表明,该方法适宜生长高质量的SiGeHBT基区,可望应用于SiGeBiCMOS工艺中HBT的制备。     

微波功率SiGe HBT研究进展

Si的热导率比大部分化合物半导体(如GaAs)的热导率高,SiGe HBT在一个较宽的温度范围内稳定,SiGe HBT的发射结电压VBE的温度系数dVBE/dT比Si的小,双异质结SiGe HBT本身具有热-电耦合自调能力,所加镇流电阻可以较小,所有这些使SiGe HBT比GaAs HBT和SiBJT在功率处理能力上占一定优势。文章对微波功率SiGe HBT一些重要方面的国内外研究进展进行评述,希望对从事微波功率SiGe HBT的研究者有所帮助。