一种高增益带宽积CMOS跨导运算放大器

提出了一种高增益带宽积CMOS跨导运算放大器,它采用多级前馈补偿结构。该跨导运算放大器采用调零电阻补偿技术,取消了一个非主极点,以提高电路的增益带宽积。电路采用0.18 μm 标准CMOS工艺进行设计,并采用Hspice工具仿真。仿真结果表明,在1.2 V工作电压下,直流增益为71 dB,增益带宽积为1.4 GHz,功耗为2.2 mW。     

一种高增益高电流效率的运算跨导放大器

为了提高增益自举OTA的电流效率,对主运放、辅助运放及其共模反馈电路进行了电流复用,在华宏0.35μm工艺5 V电源电压下实现了一种具有大DC增益(大于121 dB)、高电流效率(大于1 146 MHz*pF/mA)、宽差分输出动态范围(大于9 V)的OTA结构.     

用于14位1.25 GS/s ADC的跨导运算放大器

设计了一种用于14位1.25 GS/s 流水线ADC的全差分的跨导运算放大器(OTA)。采用带正反馈和增益自举电路的套筒式两级混合密勒补偿结构,并在传统密勒补偿结构基础上增加了带一组调零电阻的辅助密勒补偿结构。这两种补偿结构使得频率补偿更加灵活。对OTA的零极点进行理论分析和整体传递函数解析,再进行传递函数重构,进而实现了高增益、大带宽和高相位裕度。仿真结果表明,该OTA的增益带宽积大于17 GHz,开环增益大于94 dB。该OTA完全满足14位1.25 GS/s流水线ADC的性能要求。     

一种低电压低功耗Class-AB运算跨导放大器

提出了一种新型Class-AB全差分运算跨导放大器(OTA).该OTA基于一种结构简单的电压缓冲器,在大信号非线性工作时,能够输出不受静态偏置电流限制的瞬态电流,提高了摆率和建立速度;同时,该结构还能够增强直流增益、增益带宽积等小信号特性,适合于低功耗开关电容电路的应用.另外,该OTA结构简单,适合于低电压工作.采用0.18μm CMOS工艺进行仿真,结果表明,该OTA结构能够在1V电源电压下工作.     

一种用于高速ADC的采样保持电路的设计

设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路.该电路采用电容翻转型结构,并设计了一个增益达到100dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OTA).利用TSMC 0.25μm CMOS工艺,在2.5 V的电源电压下,它可以在4 ns内稳定在最终值的0.05%内.通过仿真优化,该采样保持电路可用于10位,100MS/s的流水线ADC中.     

一种全差动增益增强型跨导运算放大器

设计了一种低电压全差动增益增强CMOS运算跨导放大器。主运放为一个P管输入的折叠式共源共栅结构,两个辅助运放被设计用来提升电路的输出阻抗和开环增益。主运放采用了一种改进的开关电容共模反馈电路,有更快的建立时间和更高的精度。电路采用中芯国际(SMIC)0.18μm混合信号CMOS工艺设计,1.8 V电压供电,仿真结果表明,运算放大器的开环直流增益为92.2 dB,单位增益带宽可达504 MHz。     

一种高增益的CMOS差分跨导放大器

本文设计了一种可用于∑△A/D转换器的全差分跨导放大器（OTA）。本放大器采用0.6μm工艺实现，其两级间使用共源共栅补偿、并采用了动态共模反馈，其标定动态范围（DR）为82.8dB、开环直流增益为90.9dB，在最坏情况下需要84.3ns以稳定到0.1%的精度。     

一种恒跨导高增益轨到轨运算放大器

基于TSMC 0.18 μm CMOS工艺,设计了一种新颖的恒跨导高增益轨到轨运算放大器。输入级仅由NMOS管差分对构成,采用电平移位及两路复用选择器控制技术,在轨到轨共模输入范围内实现了输入级恒跨导。中间级采用折叠式共源共栅放大器结构,运算放大器能获得高增益。输出级采用前馈型AB类推挽放大器,实现轨到轨全摆幅输出。利用密勒补偿技术进行频率补偿,运算放大器工作稳定。仿真结果表明,在1.8 V电源电压下,该运算放大器的直流开环增益为129.3 dB,单位增益带宽为7.22 MHz,相位裕度为60.1°,整个轨到轨共模输入范围内跨导的变化率为1.44%。     

线性跨导运算放大器的改进设计

针对现有的线性跨导运算放大器存在的主要问题设计了一个新的线性ＯＴＡ，模拟结果表明在输入电压从－０．８Ｖ到＋０．８Ｖ变化时，其线性误差小于±１．５％。     

Efficient Slew-Rate Enhanced Operational Transconductance Amplifier

Today, along with the prevalent use of portable equipment, wireless, and other battery powered systems, the demand for amplifiers with a high gain-bandwidth product (GBW), slew rate (SR), and at the same time very low static power dissipation is growing. In this work, an operational transconductance amplifier (OTA) with an enhanced SR is proposed. By inserting a sensing resistor in the input port of the current mirror in the OTA, the voltage drop across the resistor is converted into an output current containing a term in proportion to the square of the voltage, and then the SR of the proposed OTA is significantly enhanced and the current dissipation can be reduced. The proposed OTA is designed and simulated with a 0.5 m complementary metal oxide semiconductor (CMOS) process. The simulation results show that the SR is 4.54 V/s, increased by 8.25 times than that of the conventional design, while the current dissipation is only 87.3%.     

宽带运算跨导放大器OPA660

介绍了Ｂｕｒｒ－Ｂｒｏｗｎ公司生产的宽带运算跨导放大器ＯＰＡ６６０的特性和工作原理，分析了它的三种基本组态以及与三极管电路的异同，对使用中的具体问题作了说明，并介绍了二个典型的应用电路。     

应用于14bit SAR ADC的高精度比较器的设计

基于预防大锁存理论,设计了一款带有三级前置运算放大器和latch再生电路的高精度比较器.为了实现高精度,采用了输入失调储存(IOS)和输出失调储存(OOS)级联的消失调方法,有效降低了比较器的输入失调电压.传统的比较器动态失调测试方法非常耗时,为此采用新的带负反馈网络的动态失调测试电路,从而大大提高了比较器的设计和仿真效率.Hhnec CZ6H(0.35μm)工艺下,仿真表明,比较器能够分辨的最小信号为33.2μV,满足14 bit SAR ADC对比较器的性能要求.     

全差分超级自适应偏置跨导运算放大器

介绍了一种低电压、高效率的全差分自适应偏置跨导运算放大器。采用甲乙类的差分结构作为输入级,包含一个本地共模反馈结构(LCMFB),用以提供额外的电流自举,同时也提高其增益带宽积(GBW)和达到近乎理想的电流效率。采用TSMC 0.25μm标准工艺,实现全差分超级自适应运算放大器。为了比较,同时实现了传统的跨导运放和单端输出超级自适应运放。在10μA偏置电流和2 V工作电压下,与传统结构相比,超级自适应运放的转换速率提升了200倍,增益带宽积提高了4倍;而其全差分结构相对单端结构在几乎所有性能提升一倍的同时,还获得很好的共模抑制比和电源抑制比。     

高速BiCMOS运算跨导放大器的设计

基于全差分结构提出一种高速BiCMOS运算跨导放大器.该放大器采用两级放大结构实现,可用于8位250 Msps流水线结构模数转换器的采样/保持电路中.电路使用0.35μmBiCMOS工艺实现,由3.3 V单电源供电,经优化设计后,实现了2.1 GHz的单位增益带宽,直流开环增益61 dB,相位裕度50°,功耗16 mw,输出摆幅达到2 V;在2 pF的负载电容下,建立时间小于0.6 ns,转换速率1 200 V/μs.该放大器完全符合设计要求的性能指标.     

密勒运算跨导放大器的单粒子瞬变效应分析

从2阶闭环系统的角度出发,推导并分析了单粒子瞬变(SET)电流在密勒运算跨导放大器(OTA)中的传导效应。通过理论分析,发现OTA两级跨导比例(Gm2/Gm1)的大小不仅决定了系统闭环的稳定性,也决定了SET电流在系统输出端电压响应的振动幅度和恢复时间。在标准0.18μm CMOS工艺下,通过改变两级跨导的比例值,对电路的两个有效节点进行电路级SET轰击实验,收集实验结果,给出抗SET效应运算放大器的设计建议。     

恒定跨导Rail-to-Rail CMOS运放设计

设计了一种新型的低电压低功耗且跨导恒定的Rail-to-Rail CMOS运算放大器,输入级采用改进的最大电流选择电路结构,输出级采用推挽输出结构,其输入输出摆幅均为Rail-to-Rail,工作电压为±1.5V.整个电路采用BSM30.5μm CMOS工艺模型参数进行了HSPICE仿真,静态功耗仅为0.5mW,当电路驱动20pF的电容负载时,电路的直流增益达到78dB,单位增益带宽达到470MHz,相位裕度为59°.     

应用于包络跟踪的高线性跨导运算放大器的设计

设计了一款改进的基于交叉耦合结构的跨导运算放大器(OTA)。设计和分析过程中依据严格的理论推导,新结构在高输入摆幅下线性度得到明显优化,当输入为2V@5MHz正弦波时,谐波总量从0.7%降至0.3%,并成功应用于包络跟踪功率放大器。仿真测试基于CSMC 0.5μm CMOS工艺,仿真结果表明二到五次谐波分量总和从传统OTA的-40 dB降低到-52 dB,同时在VSS系统联合仿真平台上,用15 MHz带宽的OFDM调制信号测试星座图,其聚敛性也得到了明显优化,矢量误差从4.7%降至3.6%。