基于PCI总线的图像数据传输系统设计

针对数字图像数据大批量传输及PCI总线高数据吞吐率的特点,为同时实现计算机高速数字图像信息注入与回读,设计了一种基于PCI总线的硬件方案,该方案以PLX9054为PCI接口芯片、SDRAM为数据缓存模块、FPGA为控制单元,可用于数字微镜阵列(DMD)仿真数据注入及红外探测设备后端数据接收。详细分析了PCI接口芯片本地侧逻辑及SDRAM读写时序协调关系,利用双片内FIFO分别构成读写缓冲,给出了包括PLX9054单周期读写、DMA读写与SDRAM读写在内的VHDL状态机模型及SDRAM控制器结构。通过实验验证,该方案同时实现了基于PCI总线的DMA高速数据读写与单周期控制指令读写,在SDRAM缓存数据方式下,读写速度都能稳定在50MB/s,并且该系统结构简单,实用性强。     

基于FPGA的DDR SDRAM控制器设计与实现

在高速数据采集系统中,高速大容量数据缓存成为1项关键技术.DDR SDRAM凭借其大容量、高数据传输速率和低成本优势,正在越来越多的被应用于高速数据采集系统中.采用Altera公司的Cyclone III系列FPGA和MT46V16M16 DDR SDRAM芯片作为硬件平台,完成了DDR SDRAM控制器的设计,使用S...     

基于Camera Link接口的高速视频图像采集系统

针对高速工业相机摄像过程中图像数据量大导致数据传输及存储困难的问题,提出了一种基于Camera Link接口的高速视频图像采集方案。Camera Link接口采用高级配置模式,并行传输8路像素数据、时钟信号及控制信号。现场可编程门阵列(FPGA)芯片生成图像采集模块及外围存储模块的时序控制逻辑。图像采集系统首先缓存像素数据于芯片内部FIFO,然后在SDRAM控制器的操作下将像素数据转移至8片同步动态随机存储器(SDRAM)中。实验结果表明,图像采集系统能够完成对分辨率1 280×1 024、帧频500f/s、位宽8bit高速视频图像的采集及存储。     

采用FPGA的高速数据采集系统

本文介绍了一种应用于高速数据采集的数字系统,该系统由高速模数转换器FPGA,SDRAM(synchronous dynamic randomaccess memory)组成。该系统独立于处理器之外,给处理器预留了总线接口。任何的处理器只要把总线接口连接到此系统上,均可操作。与传统的数据采集系统相比,减少了处理器的控制,而且处理器的处理速度已不再影响系统的性能,提高了速度和效率,具有通用性。本文对高速模数转换器与FPGA的接口实现做了详细的描述,对如何把模数转换器的数据流进行缓冲做了介绍。并对如何在FPGA中构建SOPC(systerm on programmable chip)系统以及如何利用SOPC实现SDRAM的控制与存储进行了说明。经测试,本系统的数据采集的实时速度最高可达到250 MB/s,适用于大部分的高速数据采集场合。     

基于FPGA的DDR3控制器设计

作为SDRAM的第3代动态同步存储器,DDR3以其高速率存储、大容量、低功耗以及良好的兼容性得到广泛应用.基于目前高速信号存储领域对存储性能要求越来越高,利用Virtex-7系列FPGA实现了DDR3控制器,自行设计用户接口模块有效控制数据读写.该DDR3控制器有效解决了目前存储器速率有限、功耗较大、带宽较低的问题.最终通过Modelsim仿真平台进行功能仿真验证,并且在硬件平台测试,验证了该控制器稳定性好,占用资源少以及可移植性强.     

高速数据采集系统的新型接口设计

传统的数据采集系统均以FIFO的存储满或半满标志作为中断请求信号。本设计以CPLD为逻辑控制核心,利用其产生的中断计数模块向DSP发中断请求,有效的解决了存储数据与FIFO容量不匹配的问题,实现了高速数据采集系统的新型接口设计。实验结果表明,该设计不仅有效的提高了数据采集的速度,同时具有接口电路简单、通用性强、易于移植等特点,可广泛应用于通信和图像采集中。     

一种简单的SDRAM控制器实现方法

针对信号处理系统中的大容量数据存储问题,给出一种用计数器实现SDRAM控制器的方法.由一个计数器控制操作命令的工作周期,另一个计数器生成读写地址,通过合理配置工作时钟来完成不同应用场合的SDRAM读写控制.该方法原理简单,实现方便,FPGA实现验证了该方法的正确性.     

USB2．0接口传输的FPGA控制与实现

为解决PC与FPAG的高速数据传输,通过USB实现了PC和FPGA的通信。介绍了USB接口芯片CY7C68013的基本工作原理;编写了USB固件程序和应用程序;利用从属FIFO方式,实现了数据的快速读写。测试结果表明,利用FPGA控制USB器件CY7C68013可实现高速数据传输,传输数据可靠性高。该方案完全可满足各种高速数据采集系统、移动硬盘、ATA和DSI。调制解调器等接口的需要。     

数据的连续采集

为了存储大量的连续采样数据,可以利用FPGA和SDRAM SO-DIMM(Small Outline Dual Inline Memory Module)构成数据采集系统,关键技术是在FPGA中利用FIFO实现数据缓存.仿真结果证明该方案可以满足本文的设计要求,而且具有一定的通用性和灵活性.     

PCI总线高速连续采集控制逻辑研究

针对数据采集系统中大容量数据的高速连续传输问题,结合PCI接口芯片PCI9054与高速异步FIFO,提出了一种以FPGA器件为本地控制器的PCI总线高速连续数据采集系统的实现方法,详细分析了高速连续采集的硬件系统结构,重点对PCI本地总线接口时序做了深入研究,采用Verilog HDL硬件描述语言,引入有限状态机技术,设计实现了PCI从模式单周期与突发周期访问相兼容的逻辑控制程序。最后通过实验验证该方法的有效性。     

高速多通道大容量数据采集与传输系统研究

为实现高速多通道数据采集的大容量存储,对FPGA与DDRSDRAM接口技术进行了研究。从A／D转换后数据传输路径的角度出发,分析了FIFO和DDRSDRAM的时序和工作原理,在各通道同步采集的前提下实现了FPGA对DDRSDRAM的控制,给出了ARM与FPGA通信的设计方法,实现了ARM和FPGA共享双口RAM存储器的结构,最后进行了测试与验证。测试结果表明,该系统在通道数为8、采样率为20MHz／通道、存储深度为4Mwords／通道的条件下稳定工作。     

行波故障定位系统中数据采集卡的设计与实现

提出一种用于行波故障定位系统的高速、高精度、多通道同步数据采集卡的设计和实现方法。首先给出了采集卡的总体结构及工作原理,然后详细介绍了采集卡硬件和软件的设计和实现思路。硬件以现场可编程门阵列(field programmable gate array,FPGA)为中央处理器,以高速、高精度、低功耗的模数转换器为信号转换单元,配备先进先出高速缓存,同步动态随机存储器和全球定位系统同步时钟接收模块。软件主要包括FPGA编程和外部设备互连PCI总线驱动程序。该采集卡能实现每路100 MHz的采样速率和16位高精度3路模拟输入的同步采集,并为采集的数据附加时标,可有效解决故障行波的高速、高精度数据采集问题。     

基于PCI总线的行波数据采集系统

在行波故障测距中,传统的数据采集系统无法满足采集高速变化的暂态电压、电流行波的要求,难以实现故障的精确定位。笔者研制了一种基于PCI总线的高速数据采集系统,介绍了系统原理和硬件电路。以现场可编程门阵列(Field Programmable Gate Array,FPGA)作为中央处理器,通过高速A／D转换、同步动态随机存储器(Synchronous Dynamic Random Access Memory,SDRAM)和先进先出(First In First Out,FIFO)高速缓冲存储及PCI总线传输实现高速数据采集。该系统可实现高达100MHz的采样频率,能有效解决输电线路暂态行波的采集问题,在故障定位及微机保护中均能得到广泛应用。     

基于PCIE接口的高速数据传输系统设计

针对PCIE接口在数据传输方面的应用,设计了一种基于Xilinx FPGA的PCIE接口的高速数据传输系统。该系统采用FPGA集成的PCIE硬核,在Windows 7系统下利用WinDriver开发了PCIE设备驱动程序,同时利用DDR3 SDRAM对传输过程中的数据进行缓存,使用Verilog硬件描述语言实现DMA方式来完成上位机和FPGA板卡之间的数据传输。在Xilinx VC707开发板上进行了验证,实际测试结果显示,在单次传输的数据大小为8 MB的情况下,x1通道的PCIE系统的DMA读和写速率分别可达到154 MB/s和169 MB/s,能满足实际应用在数据传输过程中的可靠性及高效性的要求。     

基于FPGA的CELLPACK信号采集系统设计

为实现CELLPACK信号的实时处理,通过对相关采集系统对比分析,设计了基于FPGA的CELLPACK信号采集系统。在该数据采集系统中,以现场可编程逻辑门阵列（FPGA）控制芯片为核心,由12bit的串行ADC对CELLPACK信号进行采样,FPGA实现的系统接收采样信号并实现实时串并转换、滤波及脉冲甄别等信号处理操作,然后将有效数据同时写入异步FIFO和SDRAM供微控制器（MCU）通过异步总线接口进行读取,从而计算出CELLPACK中的血球细胞密度。该系统已成功应用于某血细胞分析仪的产品生产中,能有效地实现信号的采集处理及存储功能。     

基于DSP和FPGA的高速数据采集系统的设计及实现

本文设计了一种基于DSP和FPGA的双通道通用数据采集系统,每个通道的采样率为10 MSps,采样精度为14 b.设计中采用了FPGA实现2个异步FIFD作为模数转换器AD9240和数字信号处理器TMS320C6416的缓存器,并且FPGA内部可方便地实现各种逻辑电路与外围进行通信.数据的传输采用EDMA,实现了大容量数据的传输.实验结果表明,该数据采集系统有较高的采样精度,具有接口电路简单、可靠性高、调试方便等特点,可广泛应用于通信和图形采集中.     

高帧频DVI接口彩色CMOS数字相机系统设计

针对高帧频彩色CMOS图像传感器在机器视觉高速成像领域中的应用,本文介绍利用高性能可编程逻辑器件FPGA实现CMOS图像传感器MI-MV13的高速驱动时序的设计,并且在FPGA内部设计了高速FIFO缓存器和双口RAM来完成Bayer彩色阵列图像数据的实时同步转换输出RGB彩色分量。最终由2片专用DVI接口集成芯片SiI178实现了DVI-IDualLink模式的高帧频高分辨率彩色图像输出,DVI接口方便显示终端和高速存储设备链接。该相机系统具有集成度高、低功耗、接口通用紧凑、传输带宽高的优点。     

采用FPGA信号处理系统的设计与应用

讲述了以FPGA为核心的光电色选机信号处理系统的设计,该系统充分利用FPGA资源,实现1片FPGA处理256个信号点的功能,达到低成本高性能的目的.本设计利用FPGA多功能输人输出功能实现LVD5(low voltage differential signaling)的直接输人,利用逻辑元素实现系统的计数、比较和系统控...