热载流子注入对MOS结构C─V和I─V特性的影响

讨论了热载流子注入对ＭＯＳ结构Ｃ─Ｖ和Ｉ─Ｖ特性的影响。指出热载流子效应引起载流子陷落和界面态的产生，导致Ｃ─Ｖ特性曲线畸变、平带电压漂移和恒定电压下ＳｉＯ２漏电流随时间漂移。本文论述了这些漂移的机理，提出了漂移的ｔｎ物理模型，从而很好地解释了实验所观察到的现象。     

键合Si／SiO2／Si结构的C—V特征

本文研究了理想Ｓｉ／ＳｉＯ２／Ｓｉ结构的电容－电压（Ｃ－Ｖ）特性，提出了根据Ｓｉ／ＳｉＯ２／Ｓｉ的Ｃ－Ｖ特征测量ＳｉＯ２厚度、衬底掺杂浓度和固定电荷的方法，并对键合样品进行了实验。     

CMOS／BESOI电特性的温度依赖性研究

采用Ｉ－Ｖ测试技术，研究了ＣＭＯＳ／ＢＥＳＯＩ器件的Ｉ－Ｖ亚阈特性与温度的关系。结果表明，随着温度的升高，Ｉ－Ｖ曲线的亚或斜率减小，且阈电压漂移增加。     

77K NMOSFET沟道热载流子注入效应

通过综合测试７７Ｋ和２９５Ｋ下先电子后空穴以及先空穴后电子注入时阈值电压和平带电压漂移以及Ｉ－Ｖ特性的蜕变，研究了ＮＭＯＳＦＥＴ中电荷俘获、界面态产生以及器件蜕变的低温特性和机制．提出的界面蜕变模型成功地解释了低温下ＮＭＯＳＦＥＴ热载流子增强蜕变的微观机制．     

掺HCI栅氧化对MOS结构电特性的影响

研究了栅氧化时掺ＨＣｌ的硅栅ＭＯＳＦＥＴ的ＤＤＳ－ＶＧＳ特性，阈电压和界面态。结果发现，ＨＣｌ掺入栅介质，可使ＩＤＳ－ＶＧＳ曲线正向漂移，ＰＭＯＳＦＥＴ阈电压绝对值减小，ＮＭＯＳＦＥＴ阈电压增大，Ｓｉ／ＳｉＯ２界面态密度下降，采用氯的负电中心和Ｓｉ／ＳｉＯ２界面硅悬挂键的键合模型对实验结果进行了解释。     

掺HCl栅氧化对MOS结构电特性的影响

研究了栅氧化时掺ＨＣｌ的硅栅ＭＯＳＦＥＴ的ＤＤＳ－ＶＧＳ特性、阈电压和界面态．结果发现，ＨＣｌ掺入栅介质，可使ＩＤＳ－ＶＧＳ曲线正向漂移，ＰＭＯＳＦＥＴ阈电压绝对值减小，ＮＭＯＳＦＥＴ阈电压增大，Ｓｉ／ＳｉＯ２界面态密度下降。采用氯的负电中心和Ｓｉ／ＳｉＯ２界面硅悬挂键的键合模型对实验结果进行了解释。     

集成电路中栅介质膜的C－V测试误差分析及其修正模型

通过具有各种串联电路的ＭＯＳ电容的分析测试表明：串联电阻引起ＭＯＳＣ－Ｖ特性畸变、失真，并与介质膜电容大小有关；串联电容使ＭＯＳＣ－Ｖ特性严重不稳定；而当存在电容和电阻并联的串联电路时，即使串联电路中的电阻高达１ｋΩ以上，只要其并联的电容远大于介质膜电容，这个串联电路的影响就可以忽略不计。也测试分析了硅衬底参数和测试环境对ＭＯＳＣ－Ｖ特性的影响。指出了改善测试分析准确性的各种有效途径。提出了ＭＯＳＣ－Ｖ特性的串联电阻修正模型。即：存在串联电阻效应的判据；ＭＯＳＣ－Ｖ特性失真的判据；串联电阻计算公式、电容修正公式及ＭＯＳＣ－Ｖ修正过程。举例说明修正模型编程的实际应用：超薄栅氧化层ＭＯＳＣ－Ｖ特性的修正；ＣＭＯＳ电路中，Ｐ阱中ＭＯ５电容Ｃ－Ｖ特性的修正。     

结区中存在量子阱结构样品的C—V特性分析

对不同组分、阱宽和垒宽的锗硅单量子和多量子阱样品的Ｃ－Ｖ特性及其与温度的关系进行了测量，并用数值方法解泊松方程模拟计算了单量子阱样品的Ｃ－Ｖ特性及其Ｃ－Ｖ载流子浓度分布，实验和模拟计算的结果均表明，Ｃ－Ｖ载流子浓度分布在量了阱位置有一个深度 高的峰值，它反映了被限制在阱中的载流子的积累，峰高随着量子阱异质界面的能带偏移的增加而增另，低温由于阱中载流子的热发射几率变小，阱中载流子深度的变化跟不上测试     

热载流子应力感应n-MOSFETsGIDL特性退化的机理

对不同栅氧化物ｎ－ＭＯＳＦＥＴｓ的ＧＩＤＬ（Ｇａｔｅ－ＩｎｄｕｃｅｄＤｒａｉｎＬｅａｋａｇｅ）特性在不同热载流子应力下的退化行为进行了研究．发现ＧＩＤＬ的漂移对栅电压十分敏感,在ＶＧ＝０．５ＶＤ的应力条件下呈现最大．通过对漏极附近二维电场及载流子分布的模拟,引入“亚界面陷阱”概念,对所涉及的机理提出了新见解,认为：在应力期间,亚界面和体氧化物空穴陷阱的解陷分别相应于ＶＧ＝０．５ＶＤ和ＶＧ＝ＶＤ两种典型应力下ＧＩＤＬ的漂移．实验还观察到Ｎ２Ｏ氮化,特别是Ｎ２Ｏ退火ＮＨ３氮化的ｎ－ＭＯＳＦＥＴｓ比常规热氧化ｎ     

集成电路中栅介质膜的C—V测试误差分析及其修正模型

通过具有各种串联电路的ＭＯＳ电容的分析测试表明：串联电阻引起ＭＯＳＣ－Ｖ特性畸变，失真，并与介质膜电容大小有关；串联电容使ＭＯＳＣ－Ｖ特性严重不稳定；而当存在电容和电阻并联的串联电路时，即使串联电路中的电阻高达１ＫΩ以上，只要其并联的电容远大于介质膜电容，这个串联电路的影响就可以抱略不计。也测试分析了硅衬底参数和测试环境对ＭＯＳＣ－Ｖ特性的影响。指出了改善测试分析准确性的各种有效途径。提出了ＭＯＳ     

结区中存在量子阱结构样品的C－V特性分析

对不同组分、阱宽和垒宽的锗硅单量子阱和多量子阶样品的Ｃ－Ｖ特性及其与温度的关系进行了测量，并用数值方法解油松方程模拟计算了单量子阱样品的Ｃ－Ｖ特性及其Ｃ－Ｖ载流于浓度分布．实验和模拟计算的结果均表明，Ｃ－Ｖ载流子浓度分布在量子阱位置有一个浓度较高的峰值，它反映了被限制在阱中的载流子的积累，峰高随着量子阶异质界面的能带偏移的增加而增加．低温时由于阱中载流子的热发射几率变小，阱中载流于浓度的变化跟不上测试电压的频率，造成电容值显著变小．     

键合Si／SiO_2／Si结构的C－V特征

本文研究了理想Ｓｉ／ＳｉＯ２／Ｓｉ结构的电容－电压（Ｃ－Ｖ）特征，提出了根据Ｓｉ／ＳｉＯ２／Ｓｉ的Ｃ－Ｖ特征测量ＳｉＯ２厚度、衬底掺杂浓度和固定电荷的方法，并对键合样品进行了实验．     

CMOS／SOS器件亚阈区的总剂量电离辐照特性

采用Ｉ－Ｖ亚阈测量技术，分析了封闭栅和条形栅结构ＣＭＯＳ／ＳＯＳ器件的ｌｏｇＩ－Ｖ曲线亚阈斜率和阈电压的总剂量电离辐照特性，以及不同的辐照偏置条件对上述两个电参数的影响。结果表明，在总剂量辐照下，封闭栅和条形栅ＣＭＯＳ／ＳＯＳ器件的阈电压及ｌｏｇＩ－Ｖ曲线亚阈斜率的变化趋势。     

InP表面等离子体CVD淀积SiO2膜的界面结构及C—V特性

报道了以正硅酸乙酯（ＴＥＯＳ）为源，采用等离子体增强化学汽相淀积（ＰＥＣＶＤ）技术在ＩｎＰ表面低温生长ＳｉＯ２钝化膜。对ＳｉＯ２／ＩｎＰ界面态进行了Ｘ射线光谱（ＸＰＳ）分析和Ｃ－Ｖ特性研究。     

含F栅介质的Fowler-Nordheim效应

本文建立了一套用于ＭＯＳ电容热载流子损伤研究的自动测试分析系统，用高频和准静态Ｃ－Ｖ技术，分析研究了栅介质中Ｆ离子的引入所具有的抑制Ｆｏｗｌｅｒ－Ｎｏｒｄｈｅｉｍ高场应力损伤的特性，对Ｆ离子和高场应力作用机制进行了讨论．     

SIPOS／Si异质结特性的研究

采用红外吸收光谱分析了ＳＩＰＯＳ薄膜中Ｓｉ－Ｏ键的结构，对比分析了热退火和快速灯光退火对ＳＩＰＯＳ中Ｓｉ－Ｏ键结构的影响，并结合ＳＩＰＯＳ／Ｓｉ结构的Ｃ－Ｖ、Ｉ－Ｖ测试结果，对该结构的异质结特性进行了分析。     

^6—Co—γ辐照感生Si／SiO2慢界面态及其对高频C—V测试的影响

研究了γ辐照感生Ｓｉ／ＳｉＯ２慢界面态的特性及其对高频Ｃ－Ｖ测试的影响。结果表明，辐照产生的慢界面态为界面态的０．３－０．８，分布在Ｓｉ禁带中央以上的能级或呈现受主型。分析认为慢界面态对应的微观缺陷很可能是Ｓｉ－Ｏ断键或弱键。慢界面态的产生还引起Ｃ－Ｖ曲线同测试速率、方向和扫描前保持时间有关。文中提出了如何通过高频Ｃ－Ｖ测量比较准确地计算辐照感生氧化物正电荷、界面态和慢界面态密度的方法。     

Nb超导量子结中AlOx—Al厚度对其特性的影响

通过阳极氧化电压谱图（ＡＶＳ），Ｉ－Ｖ特性和Ｆｉｓｋｅ台阶电压测量，我们研究了Ｎｂ超导量子结构中ＡｌＯｘ－Ａｌ厚度对其特性的影响。发现ＡＶＳ中ＡｌＯｘ－Ａｌ与Ｎｂ电极之间的界面陡度和Ｉ－Ｖ特性取决于ＡｌＯｘ－Ａｌ厚度，Ｎｂ｜ＡｌＯｘ－Ａｌ｜Ｎｂ结的最小最佳沉积Ａｌ层厚度为７ｎｍ。     

MZOS结构界面特性的研究

分析了ＭＺＯＳ结构及其Ｓｉ－ＳｉＯ２子系统的Ｃ－Ｖ特性，发现ＺｎＯ中的氧空位和溅射工艺过程在Ｓｉ－ＳｉＯ２界面引入的界面电荷是影响ＭＺＯＳ结构界面特性的主要因素。研究还表明，低温热退火可以改善ＭＺＯＳ结构的界面特性。     

电力器件用的6H—SiC,3C—SiC和Si的比较

为了实现５０～５００Ｖ的击穿电压范围，本文详细讨论了６Ｈ－ＳｉＣ和３Ｃ－ＳｉＣ肖特基整流器和功率ＭＯＳＦＥＴ的漂移区性质。利用这些数据计算了器件的输出特性，并与Ｓｉ器件做了比较，结果表明，由于其漂移区电阻非常低，故５０００ＶＳｉＣ肖特基整流器和功率ＭＯＳＦＥＴ在室温下能够处理１００Ａ／ｃｍ＾２的导通电流密度，正向压降仅分别为３．８５和２．９５Ｖ。这些数值甚至优于Ｓｉｐｉｎ整流器和门可关断晶闸管。这