应对高级嵌入式处理器系统调试挑战

FPGA最大的优点在于其灵活性，可激发设计人员创造出无数不同的设计。然而，设计调试通常最后才加以考虑——如果还加以考虑的话，因此调试器通常要适应系统的要求。     

高性能嵌入式计算几个关键问题及其研究进展

随着多核处理器芯片在嵌入式应用领域越来越受到关注,提高应用程序开发产能同时获得并行性能收益是多核大众化并行计算研究的核心目标。着重综述了嵌入式应用领域面临的三个关键问题。首先,对当前的高性能嵌入式计算与超级计算做了比较,并对嵌入式应用领域做了分类总结。其次,对当前的适用于嵌入式的片上多核处理器架构做了研究。最后,综述了多核并行编程的方式的研究现状,并总结了嵌入式多核并行未来的研究问题。     

基于JTAG接口的DSP内嵌调试器设计

介绍了基于JTAG协议的高性能DSP处理器内嵌调试器的设计.对调试系统的总体架构、JTAG接口到功能模块的实现进行了详尽的阐述.该调试器可应用于高性能DSP处理器TUP的调试工作中,具有良好的参考价值.     

基于嵌入式处理器和液晶显示模块设计

本文主要介绍了基于ARM7TDMI内核的嵌入式处理器和SG12864液晶显示模块的IP智能电话显示系统的设计.其设计思路和软硬件实现方式也可为其他基于ARM和液晶模块的设计所参考.     

嵌入式系统的低功耗设计

本质上,低功耗设计并不需要魔法,但的确需要极大的努力关注和处理各种细节。     

嵌入式CPU的设计与仿真

介绍了用VHDL语言实现嵌入式CPU的模块化设计方法．很好地解决了和原有系统的兼容问题，介绍了用VHDL语言描述嵌入式CPU的实例，说明了模块化的设计思想。     

32位高性能嵌入式CPU中Load Aligner 模块的设计与实现

在CPU中，Load Aligner模块是DCACHE和数据通道之间的接口。从DCACHE中取出的数据只有通Load Aligner模块重新排序，才能进入CPU的数据通道。本文讨论了该CPU中Load Aligner模块的设计与实现，其中主要是数据通道部分的逻辑设计和电路设计，并给出了相关结果。     

一种基于CK嵌入式CPU的G.729A语音编解码器

参考传统的语音压缩编码器的实现方法,提出一种基于CK嵌入式CPU的G.729A语音编解码器.介绍了G.729A语音算法的基本原理,并详细讨论了G.729A算法在国产嵌入式CPU CK510E上实时实现的算法和代码优化方法,实验结果证明优化后算法性能得到了很大地提高,平均编解码一帧语音数据时间小于10 ms,满足实际应用的要求.这些优化的思想也适用于G.729A算法在其他类似CPU平台上的实现.     

8位嵌入式CPU核的正向设计

介绍了一个与Motorola 68HC05指令兼容的8位CPU核的设计,分析了系统结构和工作原理以及设计构思,最后简要介绍了一个用VHDL语言实现的通用仿真验证软件.     

基于RISC的16位嵌入式CPU的设计

介绍了一个嵌入式ＲＩＳＣ型ＰＣＵ。该ＣＰＵ采用哈佛结构、４级指令流水线、２０位指令字长和１６位数据字长,并设置了用于片内外部寄存器的高速接口。设计中采用Ｂｙｐａｓｓ技术解决了数据相关问题,开发了高效的结构化编程语言和相应的编译器。     

嵌入式处理器的浮点乘法器设计

利用阵列乘法器中的压缩部分积的思想,通过对传统的串行执行乘法器的改造,提出了一种带压缩器的串行执行浮点乘法器,分析了具有不同压缩模块结构的乘法器的性能.实验表明,该乘法器可以有效地提高传统的串行乘法器的性能,而面积要小于阵列乘法器.     

嵌入式CPU异常处理的设计及其硬件实现

嵌入式CPU已成为SOC设计的热点。异常处理是CPU设计中最关键的部分,介绍嵌入式CPU异常处理的一般机制,并在此基础上设计32位CPU的异常处理模块,给出了仿真结果,并讨论了其方便的可扩展性。     

一种嵌入式CPU功能验证平台的设计

功能验证是嵌入式CPU设计中一项复杂而重要的工作.针对某8位嵌入式CPU的设计要求,提出了一种嵌入式CPU的高度集成化的功能验证平台.该验证平台集成了整个功能验证流程,包括验证程序开发、验证程序调试、验证数据生成、验证Testbench、验证配置环境、覆盖率分析、结果比较和分析及基于FPGA的硬件验证平台等.验证平台通过代码覆盖率的分析来改善验证的完备性.该验证平台原理清晰,结构简单,扩展灵活,提高了功能验证的效率和自动程度,对其它CPU验证平台的设计具有一定的参考价值.     

嵌入式CPU设计中Cache性能的全局优化

论文针对嵌入式CPU设计方法的特点,提出了两个层次的Cache全局性能优化方法.一个是应用程序层次,即基于编译技术的以循环和数据变换理论为基础的优化数据位置的全局优化方法;另一个是系统层次,即优化Cache索引的全局优化方法.这些方法对嵌入式CPU的设计具有重要的指导作用,能有效地提高嵌入式系统的整体性能.     

应用于智能卡的Java嵌入式微处理器核的设计

介绍了一种可直接执行Ｊａｖａ字节码的嵌入式微处理器体系结构。该处理器核实现了Ｊａｖａ卡虚拟机（ＪＣＶＭ）指令集。类ＲＩＳＣ的流水线显著加快了指令的执行速度。文中对堆栈类型指令间的数据相关问题提出了一种新的解决办法。     

嵌入式处理器中SDRAM控制器的指令FIFO设计及优化

本文提出了SDRAM预取FIFO的设计，充分利用SDRAM的流水特性，提高无Cache嵌入式处理器性能。通过软件指令静态分析和软件模拟两种分析方法，评估预取逻辑的深度，得到最优化的设计。基于Drystone基准程序的测试表明，本文提出的指令FIFO可以将处理器的性能提高约50％。     

基于LXT971A的嵌入式系统的网络通讯设计

介绍LXT971A型网络通讯接口电路的内部结构和引脚功能，给出在嵌入式系统中采用LXT971A与MPC860型网络通讯处理器进行网络通讯的硬件接口实现方法．同时介绍基于嵌入式系统的服务器端的软件编程。     

32位SPARC嵌入式处理器的设计及应用

本文阐述了32位嵌入式处理器S698的设计、实现及其应用设计，并着重介绍了S698处理器芯片的体系结构、功能、片上外设配置，以及S698处理器的芯片开发系统和应用开发系统；本文也简述了基于S698处理器的Compact PCI系统板的应用设计。