设计实例designideas级联低压差稳压器、SMPS抑制纹波，保持效率

降压型SMPS（开关电源）能有效地将未稳压的电源转换为稳定的输出电压。但是．输出端会出现由开关而产生的有害纹波和输入瞬变。如将有噪声的电源加在RF功率放大器上．则会在广播频谱中注入寄生信号或调制噪声。模拟系统工程师与RF系统工程师都青睐传统的低噪声电源设计．它包括一个变压器、整流器和滤波器．后面是一个线性稳压器。一只低压差线性稳压器的低输出噪声和高PSRR（电源抑制比）可以确保干净的电源．不会造成对功率放大器输出的干扰。     

应用于红外焦平面读出电路的片上LDO设计

低压差线性稳压器(low-dropout voltage regulator,LDO)由于具有响应速度快、芯片面积小、低输出噪声的优点,很适合作为电源模块集成到红外焦平面读出电路的系统中。设计了一款低噪声、带buffer和密勒补偿的LDO结构的线性电源,芯片采用CSMC 0.6 μm CMOS工艺设计,在Hspice上对电路模块进行了仿真验证。仿真结果表明,该LDO在50 kHz、3.3~5 V的电源电压下,线性调整率最大为10 mV/V,电源抑制比(PSRR)为50 dB,负载电流可达到100 mA。     

一种高带宽、高电源抑制比的跨阻放大器

光电探测器是激光雷达的核心器件,通常由雪崩光电二极管(APD)阵列和相应的读出电路组成。跨阻放大器是读出电路的关键部分,其性能在很大程度上决定光电探测组件的性能。基于0.18μm CMOS工艺,针对大输入电容线性APD阵列的应用,设计了一种高增益、高带宽、高电源抑制比的跨阻放大器。基于无源反馈和有源前馈的补偿方式拓展了跨阻放大器带宽,同时实现了高增益和高带宽;设计了具有高电源抑制比的片上无电容低压差稳压器,提高了跨阻放大器的稳定性。仿真结果表明:跨阻增益为104.7 dB·Ω,带宽为198.8 MHz,等效输入噪声电流为3.65 pA·Hz~(-1/2),低频电源抑制比为-57.8 dB,全带宽范围内电源抑制比低于-10.6 dB。     

一种全负载稳定的高PSRR LDO的设计北大核心CSCD

提出了一种高电源纹波抑制比的低压差线性稳压器.该低压差线性稳压器通过提高带隙基准的电源抑制比以达到提高LDO(低压差线性稳压器)低频电源纹波抑制的能力.在TSMC 0.18μm CMOS工艺下进行了仿真验证,仿真结果表明,该LDO最大负载电流可以达到80mA,当负载电流在0~80mA范围内变化时,开环相位裕度均大于64°,证明了低压差线性稳压器的高稳定性.当负载电流从0mA跳变到80mA时,系统的输出电压过冲仅为15mV,环路响应时间仅为0.5μs.当负载电流为80mA,测得10kHz时的电源纹波抑制比为-60.82dB,100kHz时LDO的电源纹波抑制比为-57.66dB.     

一种分高低压供电的低压差线性稳压器的设计

针对传统低压供电的低压差线性稳压器线性响应比较慢的情况,提出了一种基于BICMOS 0.5μm工艺分高低压供电的低压差线性稳压器。经过Hspice仿真验证,该稳压器具有高增益、高PSRR（Power Supply Rejection Ratio,电源抑制比）、低功耗、响应速度快的特点,输入电压范围为0.5~28.0 V,输出电压为5 V。此稳定器低频时的开环增益达到86 dB,相位裕度为68o,低频时的电源电压抑制比为–91 dB,高频时也能达到–2 dB,静态电流只有13.5μA。     

一种高电源噪声抑制比的LDO设计

在分析LDO中频段电源噪声抑制比的基础上,采用自适应偏置结构,设计了一种高电源噪声抑制比的LDO电路。通过进一步引入基于高通滤波器的电源噪声抑制增强电路,提升了LDO在中频段电源噪声抑制比。电路采用0.13 μm CMOS工艺设计,整个芯片面积为0.123 mm²,静态电流为29.3 μA,功率管上电压降为0.2 V。LDO的电源噪声抑制比在100 kHz时为65 dB,在2 MHz时可达75 dB。     

便携式设备电源管理研究现状与进展

分析、总结了以低压差线性稳压器和开关电源为基础模块的便携式设备用电源管理芯片的发展现状.围绕高效率、高功率密度、快速瞬态特性以及高电源抑制等需求,从环路控制、电源抑制比增强、动态提升模块以及全集成等角度分析了便携式设备电源管理系统的拓扑架构及优化设计方法.在新架构方面,首先,分别讨论了混合架构低压差线性稳压器和混合架构...     

开关电源噪声的形成及抑制方法

开关电源产生的噪声比常规线性电源产生的噪声大得多。介绍了开关电源噪声的类型,分析了开关电源噪声的产生原因,讨论了开关电源中噪声的抑制方法,介绍了几种抑制开关电源中噪声的实用电路。     

使用线性稳压器实现低噪声、低纹波、高PSRR电源

音频电路、PLL、RF收发器、DAC以及其它许多器件都对噪声非常敏感，因此如果采用开关电源进行供电的话，可能难以保持正常工作。线性稳压器理想适用于为上述电路供电。本文是相关文章的简化版，探讨了通过大带宽范围实现具备低噪声与静态电流特性的高电源抑制比（PSRR）所需的相关设计因素。     

一种无片外电容高瞬态响应LDO设计

针对SoC中电源管理模块对高功能-面积比和高瞬态响应的需求,本文提出一种基于翻转电压跟随器（FVF）的无片外电容低压差线性稳压器（LDO）,采用电压峰值检测技术实现动态电流偏置,进而提升系统瞬态响应。基于SMIC 40nm工艺的仿真结果表明,在典型负载切换状态下,提出方案的下冲和上冲恢复时间相比传统的FVF结构LDO电路分别缩短了75%和29%。     

高电源抑制比低噪声带隙基准电压源的设计

基于带隙基准原理,通过优化电路结构和采用BiCMOS技术,提出一种精度高、噪声小的带隙基准源电路。利用具有高开环增益的折叠式共源共栅放大器,提高了低频电压抑制比;应用低跨导PMOS对管及电路输出端低通滤波器,实现了更低的噪声输出;合理的版图设计减小了失调电压带来的影响。Hspice仿真结果表明,在3V电源电压下,输出基准电压为1.2182mV,温度系数为1.257×10-5/℃;频率从103～105 Hz变化时,输出噪声最大值的变化量小于5μV。流片测试结果表明,该基准源输出基准电压的电源抑制比高,温度系数小,噪声与功耗低。     

Improved clock buffer with high PSRR for SC circuit applications

Clock feedthrough in SC circuits results in low PSRR figures, incompatible with high-performance signal processing. A high-PSRR CMOS clock buffer is presented here, which blocks this power supply (PS) noise coupling path. The presented circuit is a significant improvement over an earlier circuit proposed by the same author, but having a PSRR of over 40 dB now.<>     

改善放大器电路电源抑制比的方法

在实际应用电路时,噪声及波动经常不知不觉会引入到供电电压中,从而影响输出端电压。为使电路稳定,需消除或抑制所产生的噪声。文中讨论了3种改善放大器电路电源抑制比（PSRR）的方法：共源共栅方法、反馈技术、设计附加的能够减小电源对输出端电压增益影响的电路。通过3种技术的仿真数据输对比,其能维持较高的增益值,对有级联放大器的...     

低压CMOS带隙电压基准源设计

在对传统典型CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈技术,提出了一种1-ppm/°C低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路设计。放大器输出用作电路中PMOS电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC0.35μmCMOS工艺实现,采用HSPICE进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。     

Design of Bandgap Reference in Switching Power Supply

A bandgap voltage reference is designed to meet the requirements of low power loss,low temperature coefficient and high power source rejection ratio(PSRR) in the intergrated circuit.Based on the analysis of conventional bandgap reference circuit,and combined with the integral performance of IC,the specific design index of the bandgap reference is put forward.In the meantime,the circuit and the layout are designed with Chartered 0.35 μm dual gate CMOS process.The simulation result shows that the coefficient is less than 30ppm/℃ with the temperature from -50℃ to 150℃. The bandgap reference has the characteristics of low power and high PSRR.     

LDO线性稳压器中高性能误差放大器的设计

设计了一个共源共栅运算跨导放大器,并成功地将其应用在一款超低功耗LDO线性稳压器芯片中。该设计提高了电源抑制比(PSRR),并具有较高的共模抑制比(CMRR)。电路结构简单,静态电流低。该芯片获得了高达99 dB的电源抑制比。     

一种高精度BiCMOS电流模带隙基准源

采用Xfab0.35μmBiCMOS工艺设计了一种高电源抑制比（PSRR）、低温漂、输出0.5V的带隙基准源电路。该设计中,电路采用新型电流模带隙基准,解决了传统电流模带隙基准的第三简并态的问题,且实现了较低的基准电压;增加了修调电路,实现了基准电压的微调。利用Cadence软件对其进行仿真验证,其结果显示,当温度在-40～＋120℃范围内变化时,输出基准电压的温度系数为15ppm/℃;电源电压在2～4V范围内变化时,基准电压摆动小于0.06mV;低频下具有-102.6dB的PSRR,40kHz前电源抑制比仍小于-100dB。     

2.5W低噪声CMOSD类音频功放设计

提出了一种基于0.5μm5VCMOS工艺的低噪声PWM调制D类音频功率放大器。该放大器在5V电源电压下以全桥方式可以驱动4Ω负载输出2.5W功率;转换效率等于87%,信噪比达94dB(负载8Ω,输出功率1W);THD+N仅0.05%(负载4Ω,输出功率1W);PSRR为68dB(频率1kHz)。分析了整体电路结构及其线性化模型,并着重介绍了高性能前置斩波稳定运算放大器(开环增益117dB,等效输入噪声16μV.Hz-1/2),线性三角波振荡电路(斜率偏差仅±0.2%)和功率器件、驱动电路的设计。最后给出了D类放大器的测试结果。     

双极型高精度大负载电流集成电压基准源设计

设计并实现了一种基于双极型工艺的2.5V高精度大负载电流集成基准电压源电路,通过对传统带隙基准电路的改进,设计中增加了电源电压分配电路、电流反馈电路和大电流驱动电路,实现高精度大负载电流的目标.通过Cadence软件平台下的Spectre仿真器对电路的温度系数、负载调整率、噪声、交流电源纹波抑制比、负载电流、启动时间等电参数进行仿真验证,得到了初始精度±0.5%,在-40～85℃范围内温度系数小于6×10-6/℃,负载电流0～50 mA,电源电压4.5～36 V,输出为2.5 V的集成电压基准源电路.该电路采用6 μm/36 VK极型工艺生产制造,芯片面积为1.7 mm×2.1 mm,具有过热保护、过流保护和反接保护功能.     

一种改进型BiCMOS带隙基准源的仿真设计

依据带隙基准原理,设计了一种基于90 nm BiCMOS工艺的改进型带隙基准源电路.该电路设置运算跨导放大器以实现低压工作,用共源-共栅MOS管提高电路的电源抑制比,并加设了新颖的启动电路.HSPICE仿真结果表明,在低于1.1 V的电源电压下,所设计的电路能稳定地工作,输出稳定的基准电压约为610 mV;在电源电压V_(DD)为1.2 v、温度27℃、频率为10 kHz以下时,电源噪声抑制比约为-45 dB;当温度为-40～120℃时,电路的温度系数约为11 × 10~(-6)℃,因此该基准源具有低工作电压、高电源抑制比、低温度系数等性能优势.